[發(fā)明專利]單通道高速高精度SAR ADC的數(shù)字后臺(tái)自校準(zhǔn)電路結(jié)構(gòu)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011060598.5
• 申請(qǐng)日: 2020-09-30
• 公開（公告）號(hào): CN112290945B
• 公開（公告）日: 2023-03-28
• 發(fā)明（設(shè)計(jì)）人: 朱樟明;梁宇華;鄭子瑞;丁瑞雪;劉術(shù)彬;李登全
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10
• 代理公司: 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 劉長(zhǎng)春

1.一種單通道高速高精度SAR ADC的數(shù)字后臺(tái)自校準(zhǔn)電路結(jié)構(gòu)，其特征在于，包括：自舉開關(guān)模塊、電容陣列模塊、比較器模塊、寄存器模塊、SAR邏輯控制模塊和數(shù)字校準(zhǔn)模塊，所述自舉開關(guān)模塊、所述電容陣列模塊、所述比較器模塊、所述寄存器模塊和所述數(shù)字校準(zhǔn)模塊依次連接，所述SAR邏輯控制模塊連接在所述電容陣列模塊的P端和N端的底極板與所述比較器模塊的輸出端之間，其中，

所述自舉開關(guān)模塊，包括開關(guān)SN和開關(guān)SP，SN用來(lái)控制所述電容陣列模塊的N端的VIN輸入信號(hào)的傳輸，SP用來(lái)控制電容陣列模塊的P端的VIP輸入信號(hào)的傳輸，VIN輸入信號(hào)和VIP輸入信號(hào)為差分輸入信號(hào)；

所述電容陣列模塊，用來(lái)獲取誤差電壓，并將所述VIN輸入信號(hào)采樣到所述電容陣列模塊上得到N端采樣信號(hào)、將所述VIP輸入信號(hào)采樣到所述電容陣列模塊上得到P端采樣信號(hào)；

所述比較器模塊，用來(lái)對(duì)所述N端采樣信號(hào)和所述P端采樣信號(hào)的電壓進(jìn)行比較，若所述N端采樣信號(hào)的電壓大于所述P端采樣信號(hào)的電壓，則所述比較器模塊的輸出結(jié)果為低電平，若所述N端采樣信號(hào)的電壓小于所述P端采樣信號(hào)的電壓，則所述比較器模塊的輸出結(jié)果為高電平；所述比較器模塊，包括：預(yù)放大器和鎖存器；

所述寄存器模塊，用來(lái)存儲(chǔ)通過(guò)所述誤差電壓得到的所述電容陣列模塊的實(shí)際權(quán)重；

所述SAR邏輯控制模塊，用來(lái)根據(jù)所述輸出結(jié)果控制所述電容陣列模塊的開關(guān)端連接V_REF端、V_CM端或GND端，當(dāng)所述電容陣列模塊P端和N端的頂極板接V_CM端，待誤差提取位的底極板連接GND端，高于待誤差提取位電容的底極板和電容陣列模塊N端連接GND端，低于待誤差提取位電容的底極板連接接V_REF端，然后，將電容陣列模塊的頂極板與V_CM端斷開，待誤差提取位的底極板連接V_REF端，低于待誤差提取位的底極板和電容陣列模塊的N端均接GND端，高于待誤差提取位底極板電壓的底極板連接GND端；

所述數(shù)字校準(zhǔn)模塊，用來(lái)對(duì)所述比較器模塊的輸出結(jié)果進(jìn)行累加、相乘和相加運(yùn)算中的一種或多種目標(biāo)運(yùn)算，得到所述電容陣列模塊的誤差權(quán)重和實(shí)際權(quán)重；所述數(shù)字校準(zhǔn)模塊包括：第一乘法器(11)、第一累加器(12)、第一加法器(13)、電容陣列實(shí)際權(quán)重模塊(14)、第二乘法器(15)、第二累加器(16)、LSB-DAC理想權(quán)重模塊(17)和電容陣列理想權(quán)重模塊(18)，其中，所述第一乘法器(11)、所述第一累加器(12)、所述第一加法器(13)、所述電容陣列實(shí)際權(quán)重模塊(14)、所述第二乘法器(15)和所述第二累加器(16)依次連接，所述LSB-DAC理想權(quán)重模塊(17)連接在所述第一乘法器(11)的輸入端，所述電容陣列理想權(quán)重模塊(18)連接在所述第一加法器(13)的輸入端。

2.根據(jù)權(quán)利要求1所述的單通道高速高精度SAR ADC的數(shù)字后臺(tái)自校準(zhǔn)電路結(jié)構(gòu)，其特征在于，所述電容陣列模塊包括第一電容陣列(MSB-DAC)、第二電容陣列(LSB-DAC)、第一電容(CSP)和第二電容(CSN)，其中，

所述第一電容陣列(MSB-DAC)的P端通過(guò)所述第一電容(CSP)與所述第二電容陣列(LSB-DAC)的P端連接，所述第一電容陣列(MSB-DAC)的N端通過(guò)所述第二電容(CSN)與所述第二電容陣列(LSB-DAC)的N端連接。