[發明專利]設備啟動方法及裝置

有效

• 申請號: 202011059399.2
• 申請日: 2020-09-30
• 公開（公告）號: CN112181526B
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 李麗清
• 申請（專利權）人: 銳捷網絡股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種設備啟動方法，其特征在于，應用于所述設備包括的中央處理器CPU中，所述設備還包括現場可編程門陣列FPGA、主串行外設接口SPI閃存、從SPI閃存、切換開關和二選一開關，所述CPU與所述FPGA連接，所述二選一開關與所述切換開關、所述CPU、所述主SPI閃存和所述從SPI閃存連接，所述CPU、所述FPGA、所述主SPI閃存和所述從SPI閃存分別通過SPI接口與所述切換開關連接，所述切換開關用于切換所述CPU或者所述FPGA選通，所述二選一開關用于切換所述主SPI閃存或者所述從SPI閃存選通，所述方法包括：

接收到設備啟動指令后，通過所述切換開關和所述二選一開關控制所述FPGA與所述主SPI閃存聯通，以使所述FPGA從所述主SPI閃存獲取配置文件進行啟動、并反饋第一啟動結果；

確定所述第一啟動結果是否為啟動失敗；

若確定所述第一啟動結果為啟動失敗，則通過所述切換開關和所述二選一開關控制所述FPGA與所述從SPI閃存聯通，以使所述FPGA從所述從SPI閃存獲取所述配置文件進行啟動、并反饋第二啟動結果；

其中，所述CPU的第一通用輸入輸出接口GPIO與所述切換開關的第一選通管腳連接，所述CPU的第二GPIO與所述切換開關的第二選通管腳連接，所述CPU的第三GPIO與所述二選一開關的第三選通管腳連接，所述CPU的第四GPIO與所述二選一開關的第四選通管腳連接，所述切換開關與所述主SPI閃存和所述從SPI閃存連接的SPI接口中的第一片選管腳與所述二選一開關的輸入管腳連接，所述二選一開關的第一輸出管腳和第二輸出管腳分別與所述主SPI閃存的SPI接口中的第二片選管腳和所述從SPI閃存的SPI接口中的第三片選管腳連接，所述第一選通管腳與所述第二選通管腳互斥取反，所述第三選通管腳與所述第四選通管腳互斥取反；

通過所述切換開關和所述二選一開關控制所述FPGA與所述主SPI閃存聯通，具體包括：

通過所述第一GPIO使能所述第一選通管腳以選通所述FPGA，并通過所述第三GPIO使能所述第三選通管腳以聯通所述輸入管腳與所述第一輸出管腳；

通過所述切換開關和所述二選一開關控制所述FPGA與所述從SPI閃存聯通，具體包括：

通過所述第四GPIO使能所述第四選通管腳以聯通所述輸入管腳與所述第二輸出管腳。

2.如權利要求1所述的方法，其特征在于，還包括：

監控是否接收到SPI閃存升級指令；

若接收到所述SPI閃存升級指令，則通過所述切換開關和所述二選一開關控制所述CPU與所述主SPI聯通，升級所述主SPI閃存；

確定是否成功升級所述主SPI閃存；

若確定成功升級所述主SPI閃存，則通過所述切換開關和所述二選一開關控制所述CPU與所述從SPI閃存聯通，升級所述從SPI閃存。

3.如權利要求2所述的方法，其特征在于，通過所述切換開關和所述二選一開關控制所述CPU與所述主SPI聯通，具體包括：

通過所述第二GPIO使能所述第二選通管腳以選通所述CPU，通過所述第三GPIO使能所述第三選通管腳以聯通所述輸入管腳與所述第一輸出管腳；

通過所述切換開關和所述二選一開關控制所述CPU與所述從SPI聯通，具體包括：

通過所述第四GPIO使能所述第四選通管腳以聯通所述輸入管腳與所述第二輸出管腳。

4.如權利要求2所述的方法，其特征在于，還包括：

若確定未成功升級所述主SPI閃存或者所述從SPI閃存，則發出故障告警。

5.如權利要求1-4任一所述的方法，其特征在于，還包括：

確定所述第二啟動結果是否為啟動失敗；

若確定所述第二啟動結果為啟動失敗，則發出故障告警。