[發明專利]一種低功耗外部中斷喚醒電路及其控制方法

有效

• 申請號: 202011059029.9
• 申請日: 2020-09-30
• 公開（公告）號: CN112272022B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 游超;于濤;張杰
• 申請（專利權）人: 合肥寰芯微電子科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/017
• 代理公司: 合肥天明專利事務所(普通合伙) 34115
• 代理人: 金凱

1.一種低功耗外部中斷喚醒電路，其特征在于：包括：

施密特觸發器(1)，包括用于接收外部中斷信號的輸入接口GPIO_RST_IN、用于控制外部中斷信號使能的信號控制端GPIO_RST_EN，以及輸出接口GPIO_RST_OUT；

第一反相器(2)，其輸入端與用于控制時鐘模塊電源VDD_RTC的供電控制信號PD_REG連接，其輸出端與第一電平轉換器的輸入端連接；

第一電平轉換器(3)，其輸出端與第二電平轉換器的輸入端連接；

第二電平轉換器(4)，包括兩級供電，其第一級供電端與施密特觸發器的輸出接口連接，其輸出端和與門的一個輸入端連接；

第三電平轉換器(7)，其輸入端與供電控制信號PD_REG連接，其輸出端和與門的另一個輸入端連接；

與門(6)，其輸出與用于控制底層電路供電的底層電路供電信號PD連接；

所述第一電平轉換器、第三電平轉換器均具有兩級供電，所述第一電平轉換器、第二電平轉換器、第三電平轉換器的第一級供電端掉電后能鎖存上一時刻的輸出；

所述第二電平轉換器包括第二反相器(10)、第三反相器(20)、MOS管M1、M2、M3、M4、M5、M6、M7、M8，第二反相器、第三反相器的供電端分別與施密特觸發器的輸出接口GPIO_RST_OUT連接；第二反相器的輸入端與第二電平轉換器的輸入端連接，其輸出端與MOS管M1的柵極、第三反相器的輸入端連接；MOS管M1的漏極與a點連接，源極接地；第三反相器的輸出端與MOS管M2的柵極連接；MOS管M2的漏極與d點連接，源極接地；MOS管M3的柵極與c點連接，漏極與a點連接，源極接地；MOS管M4柵極與c點連接，漏極與恒定電源連接，源極與a點連接；MOS管M5的柵極與b點連接，漏極與d點連接，源極接地；MOS管M6的柵極與b點連接，漏極與恒定電源連接，源極與d點連接；MOS管M7的柵極與d點連接，漏極與恒定電源連接，源極與第二電平轉換器的輸出端連接；MOS管M8的柵極與d點連接，漏極與第二電平轉換器的輸出端連接，源極接地；a點與b點連接，c點與d點連接；

第二電平轉換器的第一級供電端為第二反相器和第三反相器的供電端，其第二級供電端為MOS管M4、M6、M7的漏極；

所述第一電平轉換器、第三電平轉換器的結構與第二電平轉換器相同；所述第一電平轉換器、第三電平轉換器的第一級供電端與時鐘模塊電源VDD_RTC連接，第二級供電端與恒定電源連接。

2.根據權利要求1所述的低功耗外部中斷喚醒電路，其特征在于，MOS管M1、M2、M3、M5、M8為NMOS，MOS管M4、M6、M7為PMOS。

3.根據權利要求1所述的低功耗外部中斷喚醒電路，其特征在于，所述恒定電源為VDD33電源或者VDD_SR電源。

4.一種如權利要求1-3中任一項所述低功耗外部中斷喚醒電路的控制方法，在電路正常工作時屏蔽外部中斷信號，包括以下步驟：

供電控制信號保持為供電狀態，施密特觸發器不使能，此時PD_REG和GPIO_RST_EN均為0，施密特觸發器的輸出為常高電平。

5.一種如權利要求1-3中任一項所述低功耗外部中斷喚醒電路的控制方法，在電路處于深度睡眠狀態下喚醒電路，包括以下步驟：

步驟一：配置施密特觸發器使能，即GPIO_RST_EN為1，施密特觸發器的輸出從常高電平變為常低電平；

步驟二：配置供電控制信號為掉電狀態，即PD_REG為1；

步驟三：向輸入接口GPIO_RST_IN發出外部中斷信號，啟動底層電路；所述外部中斷信號為高電平脈沖信號；

步驟四：底層電路重新啟動后，輸出復位信號到數字系統；數字系統復位后，配置PD_REG和GPIO_RST_EN為0。

6.根據權利要求5所述的低功耗外部中斷喚醒電路的控制方法，其特征在于，步驟三中，所述外部中斷信號在高電平狀態下持續60微秒。