[發明專利]一種面向多核處理器陣列的數據加載和存儲系統及方法有效
| 申請號: | 202011053379.4 | 申請日: | 2020-09-29 |
| 公開(公告)號: | CN112558861B | 公開(公告)日: | 2023-03-10 |
| 發明(設計)人: | 張朋朋;歐陽鵬 | 申請(專利權)人: | 北京清微智能科技有限公司 |
| 主分類號: | G06F3/06 | 分類號: | G06F3/06;G06F13/28;G06F15/80 |
| 代理公司: | 北京索睿邦知識產權代理有限公司 11679 | 代理人: | 李根 |
| 地址: | 100192 北京市海*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 面向 多核 處理器 陣列 數據 加載 存儲系統 方法 | ||
1.一種面向多核處理器陣列的數據加載和存儲系統,其特征在于,包括:
一個存儲模塊,其能夠存儲配置指令代碼和數據;
一個緩存模塊,其包括一個指令緩存模塊和一個數據緩存模塊;所述指令緩存模塊緩存存儲模塊中的配置指令,所述數據緩存模塊緩存存儲模塊中的數據;
一個控制模塊,所述控制模塊能夠輸出觸發信號;
若干個數據加載模塊,配置為判斷是否接收到觸發信號,若是,所述數據加載模塊能夠讀取對應的所述指令緩存模塊的配置指令,并根據配置指令生成數據地址,讀取數據緩存模塊中的數據;
一個多核處理器陣列模塊,其配置為能夠接收所述數據加載模塊的數據,并計算接收到的所述數據;
若干個數據存儲模塊,所述數據存儲模塊能夠接收所述多核處理器陣列模塊輸出的結果數據并存儲;
所述數據緩存模塊能夠接收所述多核處理器陣列模塊輸出的結果數據并緩存輸出的結果數據,同時將結果數據寫回到所述存儲模塊中;
所述數據緩存模塊設置為多個所述數據緩存模塊;
所述數據加載模塊和所述數據存儲模塊內置FFT專用地址生成器;
在讀取的數據加載模塊和所述數據存儲模塊模式使用時,數據加載模塊可以從不同的數據緩存模塊中加載數據和旋轉因子,生成地址取決于FFT的級數和當前級數。
2.如權利要求1所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,若干個所述數據加載模塊和若干個所述數據存儲模塊分別具有若干個對應的取指模塊,所述取指模塊配置為能夠生成讀取所述配置指令的地址。
3.如權利要求2所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,若干個所述數據加載模塊和若干個所述數據存儲模塊分別具有若干個對應的譯碼模塊,所述譯碼模塊配置為能夠接收所述取指模塊輸出的配置指令;
所述譯碼模塊能夠解析配置指令的參數,所述譯碼模塊能夠保存所述參數。
4.如權利要求3所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,若干個所述數據加載模塊和若干個所述數據存儲模塊分別具有若干個對應的地址生成模塊,配置為能夠接收所述譯碼模塊輸出的配置指令的參數。
5.如權利要求4所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,還包括若干個寄存器,所述寄存器通過所述控制模塊配置。
6.如權利要求5所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,所述數據加載模塊和所述數據存儲模塊能夠支持間接尋址和立即數尋址;
當所述數據加載模塊和所述數據存儲模塊間接尋址時,基地址根據所述配置指令對應字段的參數選擇寄存器;
當所述數據加載模塊和所述數據存儲模塊直接尋址時,基地址來自配置指令。
7.如權利要求6所述的面向多核處理器陣列的數據加載和存儲系統,其特征在是,所述地址生成模塊支持基地址間接尋址和直接尋址的基礎上,支持地址變換、地址取模和正常模式;
所述數據加載模塊和所述數據存儲模塊根據多核處理器陣列模塊的規格分配個數。
8.如權利要求1所述的面向多核處理器陣列的數據加載和存儲系統,其特征是,所述數據存儲模塊將多核處理器陣列計算后的結果存儲到數據緩存模塊中,用于下一級FFT計算。
9.一種面向多核處理器陣列的數據加載和存儲方法,其特征在于,包括:
S101,一個存儲模塊,其能夠存儲配置指令代碼和數據;
S102,一個緩存模塊,其包括一個指令緩存模塊和一個數據緩存模塊;所述指令緩存模塊緩存存儲模塊中的配置指令,所述數據緩存模塊緩存存儲模塊中的數據;
S103,一個控制模塊,所述控制模塊能夠輸出觸發信號;
S104,若干個數據加載模塊,配置為判斷是否接收到觸發信號,若是,所述數據加載模塊能夠讀取對應的所述指令緩存模塊的配置指令,并根據配置指令生成數據地址,讀取數據緩存模塊中的數據;
S105,一個多核處理器陣列模塊,其配置為能夠接收所述數據加載模塊的數據,并計算接收到的所述數據;
S106,若干個數據存儲模塊,所述數據存儲模塊能夠接收所述多核處理器陣列模塊輸出的結果數據并存儲;
S107,所述數據緩存模塊能夠接收所述多核處理器陣列模塊輸出的結果數據并緩存輸出的結果數據,同時將結果數據寫回到所述存儲模塊中;
所述數據緩存模塊設置為多個所述數據緩存模塊;
所述數據加載模塊和所述數據存儲模塊內置FFT專用地址生成器;
在讀取的數據加載模塊和所述數據存儲模塊模式使用時,數據加載模塊可以從不同的數據緩存模塊中加載數據和旋轉因子,生成地址取決于FFT的級數和當前級數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京清微智能科技有限公司,未經北京清微智能科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011053379.4/1.html,轉載請聲明來源鉆瓜專利網。





