[發明專利]高密度集成有源電容

在審

• 申請號: 202011050434.4
• 申請日: 2020-09-29
• 公開（公告）號: CN112164750A
• 公開（公告）日: 2021-01-01
• 發明（設計）人: 許曙明;吳健
• 申請（專利權）人: 吳健
• 主分類號: H01L49/02
• 分類號: H01L49/02;H01L27/08;H01L29/06
• 代理公司: 上海大視知識產權代理事務所(特殊普通合伙) 31314
• 代理人: 蔡沅

本發明涉及一種高密度集成有源電容，屬于電子技術領域。該高密度集成有源電容的溝槽兩側設置有覆蓋耗盡區的源區，為溝槽電容負極板提供反型層載流子，為形成于溝槽與耗盡區之間的溝槽電容以及耗盡區與P型襯底之間的耗盡電容分別提供電極引出，改變內部電容的連接方式，將串聯電容轉變成并聯電容，從而使得本發明的有效電容比現有技術中不具備源區的電容大得多，大幅提高了電容密度，適用于各種集成電路，且本發明的高密度集成有源電容可采用標準制程，生產制造方便，成本相對低廉。

技術領域

本發明涉及電子技術領域，特別涉及電容技術領域，具體是指一種高密度集成有源電容。

背景技術

DC-DC同步變換器，電路結構如圖1所示，通常需要一個連接于Vin和GND之間的輸入電容C_IN來改善開關電壓振鈴問題。

如圖2所示的MIM電容(Metal Insulator Metal Capacitor)主要用于集成電路。然而，如果需要更大的電容，就無法避免地需要更大的硅區域。

采用溝槽電容(Trench Capacitor)是增加電容密度的好方法，但溝槽電容通常是由特殊基材(N++sub或P++sub)或復雜結構(多層溝槽)制成的分立器件結構，與標準工藝不兼容。同時，對于大多數集成電路，通常需要P型連接到低電位，N型連接到高電位，以避免任何寄生PN結的開啟。

如果溝槽電容直接采用標準工藝制造，如圖3A所示，采用P型襯底(P-SUB)，該P型襯底總是連接到低電位，而溝槽中的電極應連接到高電位。在這種情況下，當電壓施加到電容器上時，如圖3B所示，P-SUB電容器將出現耗盡層。等效電路圖如圖3C所示，總電容將是溝槽電容與耗盡電容的串聯，遠遠小于溝槽電容。

因此，如何提供一種兼容標準制程，適用于集成電路的高密度集成有源電容成為本領域亟待解決的問題。

發明內容

本發明的目的是克服了上述現有技術中的缺點，提供一種為低電位提供源區電容電極，將溝槽電容和耗盡電容分開，從而提高電容密度，適用于集成電路，且采用標準制程的高密度集成有源電容及集成芯片。

為了實現上述的目的，本發明的高密度集成有源電容具有如下構成：

該高密度集成有源電容，包括：

襯底，具有第一導電類型；

至少一個溝槽，設置于所述的襯底中，該溝槽包括：設置于該溝槽內壁的介質層及設置于該溝槽內的導電層，該導電層及所述的襯底均為該電容的電極，且極性相反；

電極引出端，具有第一導電類型，設置于所述襯底頂部；

源區，具有第二導電類型，設置于所述襯底頂部，位于所述溝槽與所述電極引出端之間，并與電極引出端相連；

在所述電容的正負極間施加電壓，所述源區為所述溝槽周圍提供反型層載流子。

該高密度集成有源電容中，所述的電容正極連接輸入電壓，所述的電容負極接地，在施加電壓的情況下，所述溝槽周圍的襯底中形成耗盡區，所述的源區覆蓋于全部所述耗盡區的頂部，為所述溝槽周圍提供反型層載流子，形成于所述溝槽與所述耗盡區之間的溝槽電容以及所述耗盡區與所述襯底之間的耗盡電容，并為所述溝槽電容與耗盡電容分別提供電極引出，使該高密度集成有源電容的等效電容為所述的溝槽電容與耗盡電容串聯后與該溝槽電容并聯。

該高密度集成有源電容中，在施加電壓的情況下，所述的源區提供的反型層載流子濃度為1e18cm^-3至1e20cm^-3。

該高密度集成有源電容中，所述的介質層為二氧化硅層、氮化硅、high-k材料、鉿氧化物或鋯氧化物。

該高密度集成有源電容中，所述的導電層為多晶硅層或金屬材料層。