[發(fā)明專利]一種減少LED驅動芯片管腳的結構

在審

• 申請?zhí)枺?/td>: 202011048652.4
• 申請日: 2020-09-29
• 公開（公告）號: CN112074052A
• 公開（公告）日: 2020-12-11
• 發(fā)明（設計）人: 林超
• 申請（專利權）人: 海芯科技（廈門）有限公司
• 主分類號: H05B47/10
• 分類號: H05B47/10;H05B47/165
• 代理公司: 廣州科沃園專利代理有限公司 44416
• 代理人: 劉康平

1.一種減少LED驅動芯片管腳的結構，其特征在于，包括串行接口模塊(1)、顯示存儲模塊(2)、LED驅動器模塊(3)、時基發(fā)生器模塊(4)；所述串行接口模塊(1)電性連接顯示存儲模塊(2)、LED驅動器模塊(3)，所述顯示存儲模塊(2)電性連接LED驅動器模塊(3)，所述LED驅動器模塊(3)電性連接時基發(fā)生器模塊(4)，所述串行接口模塊(1)電性連接時基發(fā)生器模塊(4)；所述串行接口模塊(1)主要用于與外部單片機連接進行通信的通道；更新顯示存儲模塊(2)的值、控制LED驅動器模塊(3)和控制時基發(fā)生器模塊(4)的工作狀態(tài)；所述LED驅動器模塊(3)包含于芯片內(nèi)；所述串行接口模塊(1)、顯示存儲模塊(2)、LED驅動器模塊(3)、時基發(fā)生器模塊(4)之間采用單線通信來減少芯片管腳，單線通信的編碼規(guī)則為，每次通信時，外部單片機都先發(fā)送同步位，然后發(fā)送13位數(shù)據(jù)和1位奇偶檢驗位；每個位周期由低電平和高電平組成，其中低電平?jīng)]有嚴格的時間要求，高電平有嚴格的時間要求，以高電平持續(xù)時間長短來區(qū)分數(shù)據(jù)0和數(shù)據(jù)1。

2.根據(jù)權利要求1所述的一種減少LED驅動芯片管腳的結構，其特征在于：所述LED驅動器模塊(3)用于產(chǎn)生驅動芯片管腳的驅動波形和驅動電壓，所述LED驅動器模塊(3)設置有A0、A1、A2、A3和B0、B1、B2、B3共8個驅動管腳，其中每個管腳又分成陽極和陰極兩個驅動時刻；所述LED驅動器模塊(3)還設置有C0、C1、C2、C3、C4管腳。

3.根據(jù)權利要求1所述的一種減少LED驅動芯片管腳的結構，其特征在于：所述時基發(fā)生器模塊(4)用于產(chǎn)生工作時鐘，驅動芯片內(nèi)部各模塊協(xié)同工作，在省電模式時，關閉時鐘，所有電路停止工作，功耗降至最低。

4.根據(jù)權利要求1所述的一種減少LED驅動芯片管腳的結構，其特征在于：所述顯示存儲模塊(2)主要用于存儲所有LED的值。

5.根據(jù)權利要求1和2任意一項所述的一種減少LED驅動芯片管腳的結構，其特征在于：所述LED驅動器模塊(3)包含13個LED驅動管腳組成了8*16＝128bits的存儲空間。

6.根據(jù)權利要求1所述的一種減少LED驅動芯片管腳的結構，其特征在于：所述芯片管腳同時滿足三種LED顯示板的單層PCB走線，走線分為三行、兩行和一行，其中三行和一行布局的顯示板會比兩行布局顯示板多3個0歐姆的跳線電阻。