[發明專利]一種RapidIO雙通道數據實時組包傳輸方法

在審

• 申請號: 202011046447.4
• 申請日: 2020-09-29
• 公開（公告）號: CN112148660A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 翟棟梁;洪暢;刁志龍;楊陽
• 申請（專利權）人: 中國船舶重工集團公司第七二四研究所;中國船舶集團有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出了一種RapidIO雙通道實時組包的傳輸方法，屬于通信技術領域，本發明采用FPGA作為主控芯片，內部由協議接口模塊，數據緩存模塊，實時組包控制模塊組成。其中實時組包模塊是實現高效重組傳輸的主體部分，該模塊通過對主通道和副通道數據流的交互控制，實現了兩個通道的報文以Nwrite+Nwrite_R+Doorbell方式順序傳輸至不同RapidIO節點或地址。本發明在實現自定義協議數據流與RapidIO協議實時轉換的基礎上，優化了雙通道數據轉入RapidIO總線的效率，并且本方法可以作為功能IP核嵌入任何FPGA程序中，使得FPGA對RapidIO總線讀寫開發簡化、靈活性提高。

技術領域

本發明屬于通信技術領域。

背景技術

RapidIO是一種基于高性能包交換的互聯連技術，其主要特點在于支持多種類型拓撲結構，靈活性強，協議層簡單，系統開銷小。RapidIO技術這些特點使得它能較好地滿足處理機飛速發展對系統間極高數據率的傳輸需求。目前，RapidIO技術已在芯片到芯片、板與板間的高速傳輸中得到廣泛和成熟地應用。

在雷達系統中，經常需要通過RapidIO進行FPGA與CPU間的信息交互，而在FPGA中實現RapidIO的傳輸需要嚴格的時序控制，在實際使用中經常出現因為時序問題導致的整個RapidIO交換癱瘓的問題，針對此類問題，現有技術也有一些標準模塊將RapidIO協議轉換成更為簡單的接口形式。如一種低系統開銷的RAPIDIO數據傳輸方法(專利號：CN104023037A)涉及的，是通過大緩存先將整包數據存儲，然后根據包頭到包尾總的數據長度進行拆分組包傳輸，這種方法對組包控制的要求相對簡單，但是需要開大緩存空間，傳輸延時大，帶寬使用效率低。

發明內容

為提高RapidIO傳輸協議轉換的實時性，本方法提出了一種通過實時組包發送的方式進行數據組包傳輸，并考慮到RapidIO帶寬以及滿足多通道數據同時傳輸的需求，在改進協議轉換方法的基礎上，實現了雙通道自定義協議數據同時傳入RapidIO總線的功能。

實現本發明目的的技術解決方案為：

一種RapidIO雙通道數據實時組包傳輸方法，由FPGA作為主控芯片，分別由自定義協議接口模塊與RapidIO協議接口模塊進行數據輸入輸出，兩個端口數是二對一關系；協議接口模塊將數據存入數據緩存模塊；所述數據緩存模塊包括兩級緩存，第一級接收數據后進行位寬轉換及時鐘跨接；第二級緩存進行數據重組，當緩存了RapidIO一小包數據或者幀結束符到達時，暫停緩存寫入，準備發送數據；實時組包控制模塊控制所述數據緩存模塊，全面協調兩組數據的傳輸時序；所述實時組包模塊實時監控雙通道的狀態，控制兩級緩存的讀寫，并進行RapidIO的組包、發送時序控制，保證在雙通道數據同時到達時，主副通道按照順序先后占用RapidIO總線。

進一步的，所述RapidIO協議接口模塊將雙通道的報文獨立以Nwrite+Nwrite_R+Doorbell方式傳輸至不同RapidIO節點或地址。

本發明首先解決了RapidIO開發時復雜的時序控制，相當于在RapidIO上層封裝為雙通道的自定義協議格式數據，而此格式數據的協議時序很容易實現；其次本發明減少了RapidIO協議轉換時的時間延遲并減少了存儲資源的占用，本發明的緩存只需要很小的空間，主要進行跨時鐘域和Nwrite包的積累緩存；最后本發明解決了雙通道數據占用單通道總線的競爭關系，在速率匹配的條件下，雙通道數據可以自主切換傳輸通道充分利用RapidIO帶寬。

附圖說明

圖1是自定義協議數據幀格式；

圖2是一種RapidIO雙通道實時組包的傳輸方法的流程框圖。

具體實施方式

下面結合附圖和實施例對本發明作一步的解釋說明。