[發明專利]融合神經網絡的裝置、板卡、方法及可讀存儲介質

在審

• 申請號: 202011045888.2
• 申請日: 2020-09-28
• 公開（公告）號: CN114358264A
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中科寒武紀科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06N3/08;G06K9/62;G06V10/80;G06V10/82
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 李波;孫新國

1.一種融合神經網絡的集成電路裝置，所述神經網絡包括第i層，所述第i層的輸入特征圖小于輸出特征圖，所述集成電路裝置包括：

處理裝置，用以根據融合策略建立模板融合單元；以及

計算裝置，用以根據所述模板融合單元執行神經網絡計算；

其中，所述模板融合單元包括所述第i層，i為自然數。

2.根據權利要求1所述的集成電路裝置，其中所述神經網絡還包括第j層，位于所述第i層前，所述第j層的輸入特征圖大于輸出特征圖，所述模板融合單元還包括所述第j層，j為自然數，且i不等于j。

3.根據權利要求1所述的集成電路裝置，其中所述神經網絡還包括第j層，位于所述第i層后，所述第j層的輸入特征圖大于輸出特征圖，所述模板融合單元還包括所述第j層，j為自然數，且i不等于j。

4.根據權利要求2或3所述的集成電路裝置，其中所述第i層及所述第j層相鄰。

5.根據權利要求1所述的集成電路裝置，其中所述融合策略為所述第i層為所述模板融合單元的起始層。

6.根據權利要求1所述的集成電路裝置，其中所述第i層位于所述神經網絡的塊結構中，所述融合策略的規則為以所述塊結構為單位增刪所述模板融合單元。

7.根據權利要求1所述的集成電路裝置，其中所述第i層為反卷積層、上池化層及上采樣層其中之一。

8.根據權利要求7所述的集成電路裝置，其中所述神經網絡包括多個主層，所述主層為矩陣乘、池化、卷積及所述第i層其中之一，所述融合策略的規則為所述模板融合單元包括至少2個主層，當所述處理單元判斷所述規則未被滿足時，所述處理裝置調整所述模板融合單元直到所述規則被滿足。

9.根據權利要求7所述的集成電路裝置，其中所述神經網絡包括多個主層，所述主層為矩陣乘、池化、卷積及所述第i層其中之一，所述融合策略的規則為所述模板融合單元包括主層、主層、非主層依次相鄰的連續結構，當所述處理單元判斷所述規則未被滿足時，所述處理裝置調整所述模板融合單元直到所述規則被滿足。

10.根據權利要求1所述的集成電路裝置，其中所述第i層為自定義層。

11.一種板卡，包括根據權利要求1至10任一項所述的集成電路裝置。

12.一種融合神經網絡的方法，所述神經網絡包括第i層，所述第i層的輸入特征圖小于輸出特征圖，i為自然數，所述方法包括：

根據融合策略建立模板融合單元，所述模板融合單元包括所述第i層；以及

根據所述模板融合單元執行神經網絡計算。

13.根據權利要求12所述的方法，其中所述神經網絡還包括第j層，位于所述第i層前，所述第二層的輸入特征圖大于輸出特征圖，所述模板融合單元還包括所述第j層，j為自然數，且i不等于j。

14.根據權利要求12所述的方法，其中所述神經網絡還包括第j層，位于所述第i層后，所述第j層的輸入特征圖大于輸出特征圖，所述模板融合單元還包括所述第j層，j為自然數，且i不等于j。

15.根據權利要求13或14所述的方法，其中所述第i層及所述第j層相鄰。

16.根據權利要求12所述的方法，其中所述融合策略為所述第i層為所述模板融合單元的起始層。

17.根據權利要求12所述的方法，其中所述第i層位于所述神經網絡的塊結構中，所述融合策略的規則為以所述塊結構為單位增刪所述模板融合單元。