[發(fā)明專利]多通道DAC采樣同步系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202011044863.0
• 申請日: 2020-09-28
• 公開（公告）號: CN112187276B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設(shè)計）人: 胡洪;唐洪軍;張曉波;張艷如
• 申請（專利權(quán)）人: 西南電子技術(shù)研究所(中國電子科技集團(tuán)公司第十研究所)
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 51214
• 代理人: 劉小彬

1.一種多通道DAC采樣同步系統(tǒng)，包括：連接了外部時鐘源和時鐘分配芯片的大規(guī)?？删幊涕T陣列FPGA，并且FPGA芯片并行連接多通道高速數(shù)模轉(zhuǎn)換器DAC，其特征在于：FPGA芯片內(nèi)置程序軟件集成了時鐘配置模塊、數(shù)字信號源生成模塊、DAC配置模塊和JESD204B配置模塊；外部時鐘源將時鐘源數(shù)據(jù)流分別輸入所述時鐘配置模塊、DAC配置模塊和所述時鐘分配芯片，分別為時鐘配置模塊、DAC配置模塊提供邏輯時鐘，為時鐘分配芯片提供參考時鐘；時鐘配置模塊對時鐘分配芯片多路時鐘信號輸出完成具體參數(shù)配置，為數(shù)字信號源生成模塊提供邏輯時鐘，為多通道并行DAC芯片提供采樣時鐘、參考時鐘和JESD204B配置模塊所需邏輯時鐘；電源供電后，外部提供時鐘源，F(xiàn)PGA加載程序，數(shù)字信號源生成模塊根據(jù)時鐘分配芯片提供的邏輯時鐘生成數(shù)字信號源，并送入JESD204B配置模塊，JESD204B配置模塊根據(jù)DAC芯片的通道數(shù)、DAC轉(zhuǎn)換器數(shù)等信息將多通道數(shù)據(jù)組幀打包，再調(diào)用IP核提取幀數(shù)據(jù)并映射成有效的編碼字，采用不同的排序方式來形成每個DAC轉(zhuǎn)換器的所需的高速串行數(shù)據(jù)，DAC芯片根據(jù)配置將高速串行數(shù)據(jù)流中控制字符的幀對齊，按照J(rèn)ESD204B協(xié)議的要求完成解幀并輸出到多通道，實(shí)現(xiàn)高速DAC采樣多通道同步。

2.如權(quán)利要求1所述的多通道DAC采樣同步系統(tǒng)，其特征在于：FPGA芯片內(nèi)置集成時鐘配置模塊、DAC配置模塊、數(shù)字信號源生成模塊和JESD204B配置模塊對應(yīng)分別完成對時鐘分配芯片、DAC芯片的配置、同源數(shù)字信號的產(chǎn)生和JESD204B鏈路的搭建和配置。

3.如權(quán)利要求1所述的多通道DAC采樣同步系統(tǒng)，其特征在于：FPGA利用JESD204B的IP核建立與DAC的高速鏈路的狀態(tài)機(jī)，將狀態(tài)機(jī)分為空等待狀態(tài)、時鐘分配芯片配置狀態(tài)、復(fù)位狀態(tài)、DAC配置狀態(tài)和JESD204B鏈路建立狀態(tài)。

4.如權(quán)利要求3所述的多通道DAC采樣同步系統(tǒng)，其特征在于：FPGA程序加載完成后產(chǎn)生復(fù)位信號，將狀態(tài)機(jī)處于空等待狀態(tài)，緊接著，在空等待狀態(tài)計數(shù)固定周期后產(chǎn)生一個脈沖信號對時鐘芯片進(jìn)行配置，配置完成后進(jìn)入復(fù)位狀態(tài)；FPGA程序中控制多片DAC芯片的硬復(fù)位管腳進(jìn)行復(fù)位操作，同時對FPGA端多個JESD204B的IP核進(jìn)行軟復(fù)位操作，復(fù)位完成后進(jìn)入DAC配置狀態(tài)。

5.如權(quán)利要求1所述的多通道DAC采樣同步系統(tǒng)，其特征在于：FPGA通過DAC配置模塊，配置DAC芯片的輸入數(shù)據(jù)格式、輸出通道數(shù)、JESD204B解幀參數(shù)、載波頻率字和通道增益，配置完成后進(jìn)入JESD204B建鏈狀態(tài)。

6.如權(quán)利要求5所述的多通道DAC采樣同步系統(tǒng)，其特征在于：FPGA端產(chǎn)生JESD204B所需的參考脈沖建立高速鏈路，若建鏈成功后，F(xiàn)PGA端通過JESD204B配置模塊發(fā)送同源數(shù)字信號，狀態(tài)機(jī)進(jìn)入空等待狀態(tài)，等待下一次啟動時鐘配置脈沖再重新開始整個JESD204B建鏈流程，若建鏈?zhǔn)t跳轉(zhuǎn)到時鐘分配芯片配置狀態(tài)再次進(jìn)行JESD204B建鏈流程。

7.如權(quán)利要求1所述的多通道DAC采樣同步系統(tǒng)，其特征在于：數(shù)字信號源生成模塊通過JESD204B配置模塊將多通道組幀數(shù)據(jù)映射為有效碼字轉(zhuǎn)換為高速串行數(shù)據(jù)送入DAC 1、DAC2、DAC3、…、DAC_M。