[發明專利]自適應延時補償串行ADC采樣系統采樣校準方法

有效

• 申請號: 202011044795.8
• 申請日: 2020-09-28
• 公開（公告）號: CN112260689B
• 公開（公告）日: 2023-10-13
• 發明（設計）人: 張艷如;張曉波;孫亮;陳能;王勝喜
• 申請（專利權）人: 西南電子技術研究所(中國電子科技集團公司第十研究所)
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 劉小彬

本發明公開的一種自適應延時補償串行ADC采樣系統采樣校準方法，旨在提供一種時序壓力小，校準可靠的采樣率校準方法。本發明通過下述技術方案實現：ADC芯片通過模數AD多通道串行接口連接FPGA與時鐘分電路組并聯組成采樣率系統；信號源通過ADC模數轉換芯片配置的多通道串行數據傳送到FPGA運行時延參數補償算法，將高速串化數據轉換為并行數據，時鐘分電路通過時鐘源CLK按需改變采樣頻率，利用串化因子調節差分時鐘IDELAY的延時；將時延參數置入FPGA中，對齊通道內數據和時鐘；AD芯片配置相關寄存器退出測試序列，輸出真實采樣數據和模數AD測試序列，完成校準過程，實現串行ADC采樣系統輸入延時的校準。

技術領域

本發明涉及串行接口的ADC器件與FPGA之間多路并行數據接口輸入延時的自適應延時補償串行ADC采樣系統采樣校準方法。

技術背景

隨著各式各樣接入通信設備的應用，數據傳輸的需求急劇增加。系統設計的電路系統，必須支持數據的高速率傳輸。低電壓差分信號LVDS(LOw-Vo1t—age DifferenTIalsignal)便是這樣一種技術。LVDS又稱ANSI/TIA/EIA一644總線，是一種性能優良的數據傳輸和物理層接口技術。低電壓差分信號(LVDS)非常適合時鐘分配、一點到多點之間的信號傳輸。為系統提供了高速數據傳輸、抑制共模噪聲及降低功耗的能力。利用這種技術，可以設計數據傳輸系統，以確保能夠支持千兆位以上的數據傳輸。理論上，LVDS的最高傳輸速率可達1.923Gbps。LVDS技術的核心是采用極低的電壓擺幅高速差分傳輸數據，可以實現點對點或一點對多點的連接；具有低功耗、低誤碼率、低串擾和低輻射等特點。其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。LVDS的發展不斷衍生出各種新技術，如總線式低電壓差分信號傳輸(BLVDS)技術。由于LVDS技術可以支持數據的高速率傳輸，且功耗遠比同類技術低，因此漸漸成為廠商普遍采用的差分接口標準。其優點是，確保利用低電壓差分方式傳輸的信號，可獲雙向及多站(開岔)式配置的支持。LVDS信號的傳輸一般由三部分組成：差分信號發送器、差分信號互聯器和差分信號接收器。LVDS雖然滿足了短距離傳輸條件下數據高速傳輸的要求，但傳統的LVDS不能支持長距離傳輸。由于趨膚效應和介質損耗，高速LVDS信號在電纜傳輸中會有所衰減，兩者導致的信號衰減分別正比于傳輸頻率的平方根和傳輸速率，尤其是在高速遠距離傳輸過程中，電纜傳輸中的衰減更是產生信號不穩定的主要原因。隨著接口頻率的提高，在系統同步接口方式中,有幾個因素限制了有效數據窗口寬度的繼續增加。時鐘到達兩個芯片的傳播延時不相等(clock skew)，并行數據各個bit的傳播延時不相等(data skew)，時鐘的傳播延時和數據的傳播延時不一致(skew between dataand clock)，由于PVT變化時，時鐘延時的變化量和數據延時的變化量是不一樣的。這又進一步惡化了數據窗口。

在一個數字系統中，當各個子系統需要相同的參考時鐘源協同工作時，時鐘分配非常重要。但在模數轉換器ADC采樣系統中，AD芯片內部通道間的制作工藝不可能完全相同，會引入非均勻誤差；印制板PCB設計時，現場可編程門陣列FPGA的IO管腳分布位置不同，導致FPGA內部從IOPAD到鎖存器的時間不一致，也會引入非均勻誤差；印制電路板上，模數AD到現場可編程門陣列FPGA之間的路徑間可能會因為過孔、阻抗不匹配等，會引入非均勻誤差。總之，多個階段都可能會導致采樣數據與時鐘之間延遲不一致，體現在現場可編程門陣列FPGA進行數據拼接處理時呈現非均勻采樣即數據對齊問題。

目前，關于并行模數轉換器ADC采樣系統的時延參數校正方法多是將時延參數存成一個系數文件載入硬件程序或直接寫在硬件程序中。此法的缺陷在于：同一采樣頻率下的時延參數對相同電路的多套并行模數轉換器ADC采樣系統不具有普適性，由于工藝原因模數轉換器ADC芯片自身具有差異，每一套采樣系統都需要單獨校準；隨著環境溫度變換，ADC芯片的時延參數還需要微調；每一套采樣系統的參數不一致性導致程序版本管理困難。特別對于可變頻率的并行ADC采樣系統，頻率變化范圍越大，需保存時延參數文件越多，對應的硬件程序版本也越多，工作量巨大。