[發明專利]一種電荷泵調節電路及其應用

有效

• 申請號: 202011040609.3
• 申請日: 2020-09-28
• 公開（公告）號: CN112187042B
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 李政達;任軍;熊力;呂向東;盛榮華;歐陽托日;丁士鵬
• 申請（專利權）人: 恒爍半導體（合肥）股份有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07;H02M1/14;G11C5/14;G11C16/30
• 代理公司: 北京中政聯科專利代理事務所(普通合伙) 11489
• 代理人: 張春慧

1.一種電荷泵調節電路，包括時鐘產生電路和分壓比較電路，所述時鐘產生電路用于生成控制電荷泵關斷的時鐘信號，所述分壓比較電路用于將電荷泵輸出的電壓分壓處理后與參考電壓進行比較并輸出，其特征在于，還包括控制模塊電路和時鐘幅度控制電路；

所述控制模塊電路配置成根據分壓比較電路輸出的比較結果生成控制信號，并送入所述時鐘幅度控制電路；

所述時鐘幅度控制電路接入所述時鐘產生電路與電荷泵之間，配置成根據控制信號控制時鐘幅度大小并傳輸不同時鐘信號至電荷泵；

所述時鐘幅度控制電路由傳輸門配置而成，并根據控制信號執行對時鐘信號的關斷、開啟或減幅操作；

所述控制信號為控制所述傳輸門通斷的柵極電壓信號；

所述時鐘幅度控制電路包括第五反相器、第六反相器和第一傳輸門，所述第五反相器與第六反相器串聯，所述第五反相器輸入端和第六反相器輸出端分別作為時鐘幅度控制電路的輸入節點和輸出節點，所述傳輸門的輸入和輸出端分別接邏輯電源負極和第六反相器的NMOS管源極，所述傳輸門PMOS管柵極接邏輯電源負極、NMOS管柵極接所述控制模塊電路生成的控制信號。

2.根據權利要求1所述的一種電荷泵調節電路，其特征在于，所述不同時鐘信號包括全電源幅度的時鐘信號和固定減幅的弱時鐘信號。

3.根據權利要求1所述的一種電荷泵調節電路，其特征在于，所述控制模塊電路包括第一反相器、第二反相器和第三反相器；

所述第一反相器與第二反相器串聯，所述第一反相器與第三反相器共輸入端并連接所述分壓比較電路的比較輸出端；

所述第二反相器和第三反相器的輸出端分別連接所述傳輸門的Cp和Cn信號輸入端。

4.根據權利要求3所述的一種電荷泵調節電路，其特征在于，所述第三反相器中的NMOS管的寬長比大于PMOS管的寬長比。

5.根據權利要求1所述的一種電荷泵調節電路，其特征在于，所述控制模塊電路包括第一遲滯反相器、第二遲滯反相器、第四反相器、第一緩沖器和第二緩沖器；

所述第一遲滯反相器與第四反相器和第一緩沖器串聯，所述第二遲滯反相器和第二緩沖器串聯；

所述第一遲滯反相器和第二遲滯反相器共輸入端并連接所述分壓比較電路的比較輸出端；

所述第一緩沖器和第二緩沖器輸出端分別連接所述傳輸門的Cp和Cn信號輸入端；

所述第一遲滯反相器為輸出上升沿延遲的遲滯反相器，第二遲滯反相器為輸出下降沿延遲的遲滯反相器。

6.根據權利要求5所述的一種電荷泵調節電路，其特征在于，所述第一遲滯反相器包括PMOS管M2、M3、M4和NMOS管M1，其中PMOS管M2、M3和NMOS管M1共柵極并接第一遲滯反相器輸入端，PMOS管M3和M4共漏極并連接M2的源極，PMOS管M2和NMOS管M1共漏極連同M4的柵極共同接第一遲滯反相 器輸出端，所述PMOS管M3、M4源極接邏輯電源正極， NMOS管M1源極接邏輯電源負極；

所述第二遲滯反相器包括NMOS管M5、M6、M7和PMOS管M8，其中NMOS管M5、M6和PMOS管M8共柵極并接第二遲滯反相器輸入端，NMOS管M5和M7共漏極并連接M6的源極，PMOS管M8和NMOS管M6共漏極連同M7的柵極共同接第二遲滯反相 器輸出端，所述NMOS管M5、M7源極接邏輯電源負極，PMOS管M8源極接邏輯電源正極。

7.根據權利要求1所述的一種電荷泵調節電路，其特征在于，還包括壓控振蕩器，所述壓控振蕩器輸入端接所述分壓比較電路的比較輸出端，用于根據分壓比較電路輸出的比較結果調節時鐘產生電路輸出的時鐘信號頻率。

8.根據權利要求1所述的一種電荷泵調節電路，其特征在于，所述控制模塊電路包括第七反相器和鎖存器，所述第七反相器輸入端和輸出端分別與分壓比較電路的比較輸出端和鎖存器R端連接，所述鎖存器輸出端為所述控制信號輸出節點；

所述鎖存器S端外接脈沖信號，所述脈沖信號在電荷泵每次開啟時候觸發，所述脈沖信號寬度小于所述電荷泵輸出電壓上升時間。

9.一種存儲器，其特征在于，包括：成陣列設置的存儲單元、電荷泵以及權利要求1-8任一項所述的電荷泵調節電路，所述電荷泵通過電荷泵調節電路提供所述存儲單元所需的編程或擦除電壓。