[發(fā)明專利]低頻OSC電路在審
| 申請(qǐng)?zhí)枺?/td> | 202011039908.5 | 申請(qǐng)日： | 2020-09-28 |
| 公開（公告）號(hào)： | CN112202422A | 公開（公告）日： | 2021-01-08 |
| 發(fā)明（設(shè)計(jì)）人： | 袁志勇 | 申請(qǐng)（專利權(quán)）人： | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號(hào)： | H03K3/012 | 分類號(hào)： | H03K3/012;H03K3/023 |
| 代理公司： | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211 | 代理人： | 焦健 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 低頻 osc 電路 | ||
1.一種低頻OSC電路，其特征在于：所述的電路包含：第一～第三PMOS，第一、第二NMOS，第一、第二電容，第一電阻以及第一、第二比較器，以及一RS觸發(fā)器；
所述第一～第三PMOS的源極均接電源，所述第一、第二PMOS的柵極短接并與第二PMOS的漏極短接；
所述第一PMOS的漏極與第一NMOS的漏極相連，第一NMOS的源極接地；
所述第二PMOS的漏極與第二NMOS的漏極相連，第二NMOS的源極通過第一電阻接地；
所述第三PMOS的柵極與第二PMOS的漏極相連；
第一、第二NMOS的柵極短接，并與第一NMOS的漏極短接；
第一開關(guān)的第一端，以及第二開關(guān)的第一端，均與所述第三PMOS的漏極相連；
第一開關(guān)的第二端連接第一電容的第一端，第一電容的另一端接地；
第二開關(guān)的第二端連接第二電容的第一端，第二電容的另一端接地；
第三開關(guān)跨接于第一電容的兩端，當(dāng)?shù)谌_關(guān)閉合時(shí)，第一電容被短路；
第四開關(guān)跨接于第二電容的兩端，當(dāng)?shù)谒拈_關(guān)閉合時(shí)，第二電容被短路；
所述第一比較器的正向輸入端與第一開關(guān)的第二端相連，所述第一比較器的反向輸入端與第二NMOS的源極相連，輸入比較電壓；
所述第二比較器的正向輸入端與第二開關(guān)的第二端相連，所述第二比較器的反向輸入端與第一比較器的反向輸入端相連；
所述第一比較器的輸出端與RS觸發(fā)器的S端相連，所述第二比較器的輸出端與RS觸發(fā)器的R端相連。
2.如權(quán)利要求1所述的低頻OSC電路，其特征在于：所述所有PMOS管的襯底電極接電源，所有NMOS管的襯底電極接地。
3.如權(quán)利要求1所述的低頻OSC電路，其特征在于：所述的第一比較器的反向輸入端接參考電壓，所述參考電壓為第一電阻的電壓，即第一及第二NMOS管的Vgs電壓差。
4.如權(quán)利要求1所述的低頻OSC電路，其特征在于：所述的RS觸發(fā)器的Q輸出端控制第一及第四開關(guān)，RS觸發(fā)器的端控制第二及第三開關(guān)。
5.如權(quán)利要求1所述的低頻OSC電路，其特征在于：所述的第一電阻為兆歐級(jí)電阻。
6.如權(quán)利要求5所述的低頻OSC電路，其特征在于：所述的第一電阻的典型值為1Mohm。
7.如權(quán)利要求3所述的低頻OSC電路，其特征在于：所述的參考電壓為0.6V。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司，未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011039908.5/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 上一篇：一種補(bǔ)水保濕控油潔面乳制備方法
- 下一篇：一種多功能銑刨鼓
