[發(fā)明專利]鍺硅源漏結(jié)構(gòu)及其制造方法

在審

• 申請?zhí)枺?/td>: 202011037590.7
• 申請日: 2020-09-28
• 公開（公告）號: CN112201691A
• 公開（公告）日: 2021-01-08
• 發(fā)明（設(shè)計）人: 顏強(qiáng);黃秋銘;譚俊;周海鋒
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種鍺硅源漏結(jié)構(gòu)，包括：形成于半導(dǎo)體基體中的凹陷；在凹陷的內(nèi)側(cè)表面形成有鍺硅種子層；鍺硅主體層形成于鍺硅種子層上并將凹陷完全填充；硅固化層形成在鍺硅主體層表面，鍺硅主體層和硅固化層采用不間斷的外延生長形成，以實現(xiàn)對鍺硅主體層的形貌固化，從而防止鍺硅主體層頂部表面直接暴露時由高溫而產(chǎn)生的形貌變化；在硅固化層的表面形成有蓋帽層。本發(fā)明還公開了一種鍺硅源漏的制造方法。本發(fā)明能使鍺硅主體層的形貌得到很好的控制，能提高器件的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種鍺硅源漏結(jié)構(gòu)。本發(fā)明還涉及一種鍺硅源漏的制造方法。

背景技術(shù)

隨著集成電路的發(fā)展，場效應(yīng)尺寸越來越小，半導(dǎo)體制造中引入了應(yīng)力技術(shù)來改變溝道中的晶格結(jié)構(gòu)，從而提高溝道中的載流子的遷移率；從現(xiàn)有的研究來看在溝道上施加拉應(yīng)力能提高電子的遷移率，而施加壓應(yīng)力則能提高空穴的遷移率。嵌入式SiGe技術(shù)被廣泛應(yīng)用以提高PMOS的的性能，嵌入式SiGe技術(shù)通過在PMOS在源區(qū)和漏區(qū)嵌入SiGe材料，能夠向溝道區(qū)施加壓應(yīng)力，使得PMOS的性能得到顯著的提升。

在現(xiàn)有嵌入式鍺硅工藝中，由于外延生長主體層鍺濃度越高，轉(zhuǎn)換生長蓋帽層的過渡中就越容易變形，導(dǎo)致形貌難控制，應(yīng)力容易釋放，影響器件性能。

如圖1A至圖1E所示，是現(xiàn)有鍺硅源漏的制造方法各步驟中的器件結(jié)構(gòu)圖?，F(xiàn)有鍺硅源漏的制造方法包括如下步驟：

步驟一、如圖1A所示，提供半導(dǎo)體基體101。

現(xiàn)有方法中，所述半導(dǎo)體基體101為硅基體。

如圖1B所示，在所述半導(dǎo)體基體101的選定區(qū)域中進(jìn)行刻蝕形成凹陷102。

所述凹陷102的剖面結(jié)構(gòu)為U型或者為∑形狀。

所述凹陷102為對所述半導(dǎo)體基體101的(100)面進(jìn)行刻蝕形成；

步驟二、如圖1C所示，在所述凹陷102結(jié)構(gòu)的內(nèi)側(cè)表面外延生長鍺硅種子層103。

步驟三、如圖1D所示，進(jìn)行外延生長在所述鍺硅種子層103上形成將所述凹陷102完全填充的鍺硅主體層104。

所述鍺硅主體層104的頂部表面突出到所述凹陷102的頂部表面之上。

步驟四、如圖1E所示，在所述鍺硅主體層104的表面形成蓋帽層105。

所述蓋帽層105的材料為鍺硅且采用外延生長工藝形成。

由于所述鍺硅主體層104的鍺濃度較高，而所述蓋帽層105的外延生長工藝通常和所述鍺硅主體層104的外延生長工藝不同，所述蓋帽層105的外延生長工藝和所述鍺硅主體層104的外延生長工藝之間需要進(jìn)行轉(zhuǎn)換，工藝轉(zhuǎn)換過程中，較高鍺濃度在高溫如工藝轉(zhuǎn)換過程中的工藝溫度作用下會使所述鍺硅主體層104產(chǎn)生形變，比較圖1E和圖1D所示可知，圖1E中所述鍺硅主體層104的頂部表面形貌和圖1D的不同，圖1E中的所述鍺硅主體層104的形貌變化后，而所述鍺硅主體層104的應(yīng)力和形貌相關(guān)，最后應(yīng)力會部分釋放，最后會減少對溝道區(qū)產(chǎn)生的應(yīng)力，從而降低器件的性能。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種鍺硅源漏結(jié)構(gòu)，能使鍺硅主體層的形貌得到很好的控制，從而能防止由于鍺硅主體層的變形而產(chǎn)生應(yīng)力釋放并進(jìn)而影響器件的性能，最后能提高器件的性能。為此，本發(fā)明還提供一種鍺硅源漏的制造方法。

為解決上述技術(shù)問題，本發(fā)明提供的鍺硅源漏結(jié)構(gòu)包括：

形成于半導(dǎo)體基體中的凹陷。

在所述凹陷的內(nèi)側(cè)表面形成有鍺硅種子層。

鍺硅主體層形成于所述鍺硅種子層上并將所述凹陷完全填充。