[發(fā)明專利]一種三維結構的NAND鐵電存儲單元及其制備方法

有效

• 申請?zhí)枺?/td>: 202011027562.7
• 申請日: 2020-09-25
• 公開（公告）號: CN112164699B
• 公開（公告）日: 2022-02-08
• 發(fā)明（設計）人: 廖敏;戴思維;郇延偉;楊棋鈞;劉兆通;周益春
• 申請（專利權）人: 湘潭大學
• 主分類號: H01L27/1159
• 分類號: H01L27/1159;H01L27/11597
• 代理公司: 北京中政聯(lián)科專利代理事務所(普通合伙) 11489
• 代理人: 鄭久興

一種三維結構的NAND鐵電存儲單元及其制備方法，其中，鐵電存儲單元包括：由內至外依次設置的氧化物絕緣層、溝道層、溝道緩沖層、鐵電層和柵極緩沖層和柵極；溝道層和鐵電層之間設置有溝道緩沖層；和/或，鐵電層和柵極之間設置有柵極緩沖層。本發(fā)明的存儲單元，緩沖層具有以下作用：1.可誘導鐵電薄膜結晶生成鐵電相；2.可減小統(tǒng)一退火結晶時溝道層和鐵電層不同結晶特性造成的不利影響，提高沉積薄膜的質量和均一性；3.緩沖層可以提高溝道層的界面性能，并減小漏電流，提高器件抗疲勞性能。故，緩沖層可整體提高三維結構中存儲單元的存儲性能和均一性，增大存儲單元的存儲窗口、提高存儲單元的疲勞性能并提升多個晶體管存儲性能的均一性。

技術領域

本發(fā)明設計半導體存儲器和集成技術領域，特別涉及一種三維結構的NAND鐵電存儲單元及其制備方法。

背景技術

新型氧化鉿基鐵電場效應晶體管(FeFET)是一種利用氧化鉿基鐵電材料兩種極化狀態(tài)實現(xiàn)溝道調控的新型非易失性存儲器。相比于其他傳統(tǒng)鐵電材料，如PZT和SBT等，氧化鉿材料具有CMOS工藝兼容性、high-K特性和更高的集成度。自2011年有報道稱在氧化鉿基材料中發(fā)現(xiàn)了鐵電性，多個國家的組織和單位陸續(xù)進入此項研究工作。然而，目前所制備出來的器件主要是平面結構，三維結構的氧化鉿基FeFET還鮮有報道。隨著器件尺寸的進一步縮小所帶來的集成問題及材料可靠性問題，三維集成已經(jīng)成為提高存儲器存儲密度的一個重要途徑。對于現(xiàn)有報道三維結構的氧化鉿基FeFET，研究發(fā)現(xiàn)，對于同一批制備出來的存儲單元，其存儲性能具有較大差異，具體表現(xiàn)為：低閾值電壓狀態(tài)下的閾值電壓分布不均勻、器件的疲勞和保持性能差異大。電學表征表明，這種存儲單元的不均勻性可能來源于鐵電層與多晶硅溝道統(tǒng)一退火結晶時結晶生長動力學、界面缺陷產(chǎn)生及分布和電荷捕獲差異的共同作用。另一個問題是，當前器件的一個主要短板是其疲勞性能≤10⁵cycling，目前主流的觀點是其溝道與鐵電材料的界面在循環(huán)電場下存在著一個界面層退化問題。當在柵極施加交替寫入和擦除脈沖時，這種三維存儲單元的不均勻性隨工作循環(huán)次數(shù)的增加將變得更加明顯。

發(fā)明內容

(一)發(fā)明目的

本發(fā)明的目的是提供一種提高三維結構中NAND鐵電存儲單元存儲性能和均一性的方法，并提供制備方法。

(二)技術方案

為解決上述問題，本發(fā)明的第一方面提供了一種三維結構的NAND鐵電存儲單元，包括：由內至外依次設置的氧化物絕緣層、溝道層、溝道緩沖層、鐵電層和柵極；所述溝道層和所述鐵電層之間設置有溝道緩沖層；和/或，所述鐵電層和所述柵極之間設置有柵極緩沖層。

進一步地，所述柵極沿所述柵極緩沖層或所述鐵電層的長度方向設置有多個；相鄰所述柵極之間設置有絕緣層。

進一步地，所述柵極緩沖層的長度方向上一端的所述柵極的遠離所述絕緣層的一側設置有保護層。

進一步地，所述保護層設置有一層或多層。

進一步地，所述溝道緩沖層和所述柵極緩沖層(6)由high-K材料或其它絕緣氧化物材料制成；優(yōu)選的，所述絕緣氧化物材料為high-K材料。

進一步地，所述溝道緩沖層和所述柵極緩沖層為單層結構或者雙層結構；所述單層結構為非晶或多晶制成；所述雙層結構的為一層非晶，一層多晶，或兩層不同材料的多晶層。

進一步地，所述鐵電層由鐵電材料制成；所述鐵電材料包括Hf_0.5Zr_0.5O₂材料或摻雜氧化鉿材料；所述摻雜元素包括Zr、Y、Al、Gd和Si。