[發明專利]半導體裝置的形成方法

在審

• 申請號: 202011026866.1
• 申請日: 2020-09-25
• 公開（公告）號: CN112563205A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 陳稚軒;陳瑞麟;林祐寬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L21/8244;H01L27/11
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

半導體裝置的形成方法，包括提供結構，其包括基板、第一鰭狀物與第二鰭狀物、接合第一鰭狀物的第一柵極結構、與接合第二鰭狀物的第二柵極結構；沉積介電層于第一柵極結構與第二柵極結構上；蝕刻介電層，以形成第一柵極接點開口露出第一柵極結構，并形成第二柵極接點開口露出第二柵極結構，其中第一柵極接點開口的第一長度大于第二柵極接點開口的第二長度；以及將導電材料填入第一柵極接點開口與第二柵極接點開口，形成第一柵極接點以接合第一柵極結構，并形成第二柵極接點以接合第二柵極結構。

技術領域

本發明實施例一般關于半導體裝置，更特別關于存儲器裝置如靜態隨機存取存儲器單元的n型場效晶體管區與p型場效晶體管區所用的不同柵極接點。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進展，使每一代的集成電路比前一代具有更小且更復雜的電路。在集成電路演進中，功能密度(比如單位經片面積的內連線裝置數目)通常隨著幾何尺寸(比如采用的制作工藝所能產生的最小構件或線路)縮小而增加。尺寸縮小通常有利于增加產能與降低相關成本。尺寸縮小亦會增加處理與制造集成電路的復雜度。

在一些集成電路設計中，隨著技術節點縮小，先進方法是將多晶硅柵極置換為金屬柵極，以改善結構尺寸縮小的裝置效能。形成金屬柵極的工藝之一，可稱作置換柵極或柵極后制工藝，其最后制作金屬柵極以減少后續工藝的數目。在柵極后制工藝中，依序沉積多種金屬層如功函數金屬層與金屬填充層于柵極溝槽中，以取代原本柵極溝槽中的虛置柵極。然而實施這些集成電路制作的工藝面臨挑戰，特別是在先進工藝節點中尺寸縮小的集成電路結構。挑戰之一為難以沉積金屬層至高深寬比的柵極溝槽中，因為存儲器裝置如靜態隨機存取存儲器裝置中的柵極寬度縮小。本發明實施例的主題之一為解決此問題。

發明內容

本發明例示性的實施例關于半導體裝置的形成方法，包括提供結構，其包括具有第一區與第二區的基板、基板上的隔離結構、自基板的第一區延伸穿過隔離結構的第一鰭狀物、自基板的第二區延伸穿該隔離結構的第二鰭狀物、接合第一鰭狀物的第一柵極結構、與接合第二鰭狀物的第二柵極結構；沉積介電層于第一柵極結構與第二柵極結構上；蝕刻介電層，以形成第一柵極接點開口露出第一柵極結構，并形成第二柵極接點開口露出第二柵極結構，其中第一柵極接點開口的第一長度大于第二柵極接點開口的第二長度；以及將導電材料填入第一柵極接點開口與第二柵極接點開口，以形成第一柵極接點以接合第一柵極結構，并形成第二柵極接點以接合第二柵極結構。

本發明例示性的實施例關于半導體裝置的形成方法，包括提供結構，其包括基板、自基板凸起的鰭狀物、圍繞鰭狀物的隔離結構、與接合鰭狀物的柵極結構；形成介電層于柵極結構上；蝕刻介電層以形成開口露出柵極結構，其中開口的上視形狀為矩形；經由開口蝕刻柵極結構，以延伸開口至低于鰭狀物的上表面；以及將導電材料填入開口，以形成柵極接點著陸于柵極結構上。

本發明例示性的實施例關于半導體裝置，包括基板，具有第一形態的第一區與第二形態的第二區，且第一形態與第二形態相反；第一鰭狀物，自第一區中的基板凸起；第一柵極結構，在第一區中接合第一鰭狀物；第一柵極接點，在第一區中著陸于第一柵極結構上；第二鰭狀物，自第二區中的基板凸起；第二柵極結構，在第二區中接合第二鰭狀物；以及第二柵極接點，在第二區中著陸于第二柵極結構上，其中第一柵極接點的下表面低于第二柵極接點的下表面。

附圖說明

圖1是本發明多種實施例中，具有埋置存儲器宏碼的集成電路的簡化方框圖。

圖2是本發明多種實施例中，可實施于存儲器宏碼的存儲單元的靜態隨機存取存儲器的位元單元的電路圖。

圖3是靜態隨機存取存儲器位元單元的內連線層的剖視圖。

圖4是一些實施例中，鰭狀場效晶體管的透視圖。

圖5是本發明多種實施例中，可實施于存儲器宏碼的存儲器單元的靜態隨機存取存儲器位元單元的平面圖。