[發(fā)明專利]調(diào)試方法、系統(tǒng)及可讀存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011026850.0
• 申請(qǐng)日: 2020-09-25
• 公開(kāi)（公告）號(hào): CN112181753B
• 公開(kāi)（公告）日: 2022-11-04
• 發(fā)明（設(shè)計(jì)）人: 吳峰
• 申請(qǐng)（專利權(quán)）人: 烽火通信科技股份有限公司
• 主分類號(hào): G06F11/273
• 分類號(hào): G06F11/273;G06F13/42
• 代理公司: 武漢智權(quán)專利代理事務(wù)所(特殊普通合伙) 42225
• 代理人: 唐勇

本發(fā)明提供一種調(diào)試方法、系統(tǒng)及可讀存儲(chǔ)介質(zhì)。該方法包括：當(dāng)調(diào)試小板的CPLD接收到上位機(jī)發(fā)送的調(diào)試指令時(shí)，確定調(diào)試指令對(duì)應(yīng)的待調(diào)試對(duì)象；調(diào)試小板的CPLD和單盤(pán)的CPLD，分別將調(diào)試小板、單盤(pán)的串行調(diào)試接口的通信協(xié)議設(shè)置為所述待調(diào)試對(duì)象對(duì)應(yīng)的目標(biāo)通信協(xié)議；調(diào)試小板的CPLD基于目標(biāo)通信協(xié)議以及調(diào)試小板和單盤(pán)的串行調(diào)試接口，將調(diào)試指令發(fā)送至單盤(pán)的CPLD；單盤(pán)的CPLD執(zhí)行接收到的調(diào)試指令。本實(shí)施例通過(guò)調(diào)試小板以及單盤(pán)的CPLD，對(duì)來(lái)自上位機(jī)的調(diào)試指令進(jìn)行協(xié)議類型的切換，并基于兩端的串行調(diào)試接口，實(shí)現(xiàn)對(duì)單盤(pán)的調(diào)試。其中，串行調(diào)試接口只需要較少的信號(hào)引腳，即選用較少引腳的調(diào)試連接器即可以滿足調(diào)試要求，大大減少了所需的調(diào)試連接器的數(shù)量。

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式硬件技術(shù)領(lǐng)域，尤其涉及一種調(diào)試方法、系統(tǒng)及可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

隨著電子設(shè)備及產(chǎn)品復(fù)雜度的增加，單盤(pán)上所使用IC(Integrated Circuit集成電路)器件的數(shù)量和種類都越來(lái)越多，而不同IC器件所使用調(diào)試接口的通信協(xié)議又各不相同，常用調(diào)試接口的通信協(xié)議有JTAG(Joint TestAction Group聯(lián)合測(cè)試行為組織)、UART(UniversalAsynchronous Receiver/Transmitter通用異步收發(fā)傳送器)、I2C(IntelIntegrated Circuit由Philips公司開(kāi)發(fā)的兩線式串行總線)、SPI(Serial PeripheralInterface串行外設(shè)接口)、SMBUS(System ManagementBus系統(tǒng)管理總線)、MDIO(Management Data Input/output管理數(shù)據(jù)輸入輸出)等。

為了滿足對(duì)單盤(pán)所有IC器件的調(diào)試需求，單盤(pán)上需要為每個(gè)IC器件都放置一個(gè)調(diào)試連接器，這會(huì)造成單盤(pán)使用調(diào)試連接器的數(shù)量較多，同時(shí)調(diào)試連接器需要占用PCB(Printed CircuitBoard印制電路板)的面積較大，不利于PCB高密度、小型化的設(shè)計(jì)；不同通信協(xié)議的調(diào)試連接器所需要的信號(hào)引腳又不相同，需要選用不同的調(diào)試連接器，不利于調(diào)試連接器器件的歸一化；產(chǎn)品的厚度是衡量產(chǎn)品競(jìng)爭(zhēng)力的一個(gè)重要因素，為了減少產(chǎn)品的整體厚度，在做單盤(pán)散熱器設(shè)計(jì)時(shí)需要盡量的壓縮單盤(pán)和單盤(pán)散熱器的距離，而調(diào)試連接器一般是單盤(pán)上高度最高的器件，單盤(pán)散熱器在設(shè)計(jì)時(shí)一般采用散熱器開(kāi)槽避讓單盤(pán)調(diào)試連接器的方法來(lái)縮小單盤(pán)和單盤(pán)散熱器的距離，而過(guò)多的調(diào)試連接器會(huì)造成單盤(pán)散熱器設(shè)計(jì)難度和物料成本的大幅增加；單盤(pán)的每個(gè)調(diào)試連接器都需要幾根線纜和調(diào)試小板相連，過(guò)多的調(diào)試連接器會(huì)造成連接調(diào)試連接器和調(diào)試小板的調(diào)試線纜特別的復(fù)雜，不利于單盤(pán)工程問(wèn)題調(diào)試環(huán)境的搭建。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種調(diào)試方法、系統(tǒng)及可讀存儲(chǔ)介質(zhì)，旨在現(xiàn)有技術(shù)為了滿足對(duì)單盤(pán)所有IC器件的調(diào)試需求，需要設(shè)置多個(gè)調(diào)試連接器的技術(shù)問(wèn)題。

第一方面，本發(fā)明提供一種調(diào)試方法，所述調(diào)試方法包括：

當(dāng)調(diào)試小板的CPLD接收到上位機(jī)發(fā)送的調(diào)試指令時(shí)，調(diào)試小板的CPLD確定調(diào)試指令對(duì)應(yīng)的待調(diào)試對(duì)象；

調(diào)試小板的CPLD和單盤(pán)的CPLD，分別將調(diào)試小板、單盤(pán)的串行調(diào)試接口的通信協(xié)議設(shè)置為所述待調(diào)試對(duì)象對(duì)應(yīng)的目標(biāo)通信協(xié)議；

調(diào)試小板的CPLD基于目標(biāo)通信協(xié)議以及調(diào)試小板和單盤(pán)的串行調(diào)試接口，將調(diào)試指令發(fā)送至單盤(pán)的CPLD；

單盤(pán)的CPLD執(zhí)行接收到的調(diào)試指令。

可選的，當(dāng)待調(diào)試對(duì)象為單盤(pán)的CPLD時(shí)，所述調(diào)試小板的CPLD和單盤(pán)的CPLD，分別將調(diào)試小板、單盤(pán)的串行調(diào)試接口的通信協(xié)議設(shè)置為所述待調(diào)試對(duì)象對(duì)應(yīng)的目標(biāo)通信協(xié)議的步驟包括：

調(diào)試小板的CPLD將調(diào)試小板的串行調(diào)試接口的通信協(xié)議設(shè)置為SPI協(xié)議；

調(diào)試小板的CPLD通過(guò)調(diào)試小板和單盤(pán)的串行調(diào)試接口，發(fā)送SPI協(xié)議類型的單盤(pán)的CPLD對(duì)應(yīng)的第一寫(xiě)命令至單盤(pán)CPLD；