[發明專利]用于自適應調度異構處理資源上的工作的設備和方法

在審

• 申請號: 202011026464.1
• 申請日: 2020-09-25
• 公開（公告）號: CN113050991A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: E·維斯曼;O·巴拉克;R·查布克斯瓦;R·芬格爾;E·戈巴托夫;M·古普塔;J·曼德爾布拉特;N·米斯加夫;E·羅特姆;A·亞辛
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F9/48;G06F9/50
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 丁辰;姜冰

一種用于自適應調度異構處理資源上的工作的設備和方法。一種處理器包括：多個邏輯處理器，其包括第一邏輯處理器類型和第二邏輯處理器類型中的一個或多個，第一邏輯處理器類型與第一核類型相關聯，并且第二邏輯處理器類型與第二核類型相關聯；調度器，如果與多個線程相關聯的性能數據指示新線程應在第一邏輯處理器類型的邏輯處理器上執行，但第一邏輯處理器類型的所有邏輯處理器都忙碌，則調度器將基于分別與第一線程在第一或第二邏輯處理器類型上的執行相關聯的第一和第二性能值的評估，并進一步基于分別與第二線程在第一或第二邏輯處理器類型上的執行相關聯的第三和第四性能值的評估，來確定是否要將第二線程從第一邏輯處理器類型的邏輯處理器遷移到第二邏輯處理器類型的邏輯處理器。

技術領域

本發明的實施例一般地涉及計算機處理器的領域。更特定地，實施例涉及用于自適應調度異構處理資源上的工作的設備和方法。

背景技術

當前的異構處理系統包括高功率、高性能“大”核和能量高效“小”核的混合。這些異構架構中的一些異構架構還將圖形處理器、數字信號處理器、和其它形式的計算單元集成在同一芯片或封裝上。

附圖說明

根據以下結合附圖的詳細描述，可以獲得對本發明的更好理解，其中：

圖1A和1B是圖示根據本發明實施例的通用矢量友好指令格式及其指令模板的框圖；

圖2A-C是圖示根據本發明實施例的示例性VEX指令格式的框圖；

圖3是根據本發明一個實施例的寄存器架構的框圖；和

圖4A是圖示根據本發明實施例的示例性有序提取、解碼、退役管線和示例性寄存器重命名、無序發布/執行管線二者的框圖；

圖4B是圖示根據本發明實施例的要包括在處理器中的有序提取、解碼、退役核和示例性寄存器重命名、無序發布/執行架構核二者的示例性實施例的框圖；

圖5A是單個處理器核以及它與管芯上互連網絡的連接的框圖；

圖5B圖示了根據本發明實施例的圖5A中的處理器核的一部分的展開視圖；

圖6是根據本發明實施例的單核處理器和具有集成存儲器控制器和圖形元件的多核處理器的框圖；

圖7圖示了根據本發明一個實施例的系統的框圖；

圖8圖示了根據本發明實施例的第二系統的框圖；

圖9圖示了根據本發明實施例的第三系統的框圖；

圖10圖示了根據本發明實施例的片上系統（SoC）的框圖；

圖11圖示了根據本發明實施例的對比使用軟件指令轉換器將源指令集中的二進制指令轉換為目標指令集中的二進制指令的框圖；

圖12圖示了包括硬件引導單元的一個實施例；

圖13A-C圖示了引導電路/邏輯的一個實施例的細節；

圖14A-B圖示了不同處理器功率預算；

圖15A-C圖示了使用事件矢量和預測權重的預測電路/邏輯的一個實施例；

圖16A-B圖示了指令軌跡/工作負載的不同類；

圖17圖示了架構的一個實施例，在所述架構中，全局表用于調度核或邏輯處理器上的執行；以及

圖18圖示了根據本發明的一個實施例的方法。

具體實施方式

在以下描述中，出于解釋的目的，闡述了許多特定細節以便提供對下面描述的本發明實施例的透徹理解。然而，對于本領域技術人員來說將顯而易見的是，可以在沒有這些特定細節中的一些的情況下實踐本發明的實施例。在其它實例中，以框圖形式示出了公知的結構和裝置，以避免使本發明實施例的基本原理模糊。

示例性處理器架構、指令格式和數據類型