[發(fā)明專利]用于對(duì)量子控制處理器規(guī)定量子操作并行性的設(shè)備和方法在審
| 申請(qǐng)?zhí)枺?/td> | 202011026461.8 | 申請(qǐng)日： | 2020-09-25 |
| 公開（公告）號(hào)： | CN112990470A | 公開（公告）日： | 2021-06-18 |
| 發(fā)明（設(shè)計(jì)）人： | 鄒翔;J·霍加博亞姆;A·霍姆斯;S·約里 | 申請(qǐng)（專利權(quán)）人： | 英特爾公司 |
| 主分類號(hào)： | G06N10/00 | 分類號(hào)： | G06N10/00;G06F9/30 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 李嘯;姜冰 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 量子 控制 處理器 規(guī)定 操作 并行 設(shè)備 方法 | ||
用于規(guī)定量子操作并行性的設(shè)備和方法。例如，一種設(shè)備的一個(gè)實(shí)施例包括：指令提取電路，該指令提取電路用于從存儲(chǔ)器或高速緩存中提取多個(gè)量子指令；基于切片的指令處理電路，該基于切片的指令處理電路用于標(biāo)識(shí)包括多個(gè)量子指令中的一個(gè)或多個(gè)量子指令的多個(gè)組的量子電路切片；以及一個(gè)或多個(gè)指令解碼器，該一個(gè)或多個(gè)指令解碼器用于解碼量子指令以生成量子微操作；以及量子執(zhí)行電路，該量子執(zhí)行電路用于基于量子電路切片來并行執(zhí)行多組量子微操作。
技術(shù)領(lǐng)域
本發(fā)明的實(shí)施例一般涉及量子計(jì)算領(lǐng)域。更特別地，這些實(shí)施例涉及用于對(duì)量子控制處理器規(guī)定量子操作并行性的設(shè)備和方法。
背景技術(shù)
量子計(jì)算涉及與使用量子力學(xué)現(xiàn)象來操縱數(shù)據(jù)的計(jì)算系統(tǒng)有關(guān)的研究領(lǐng)域。諸如疊加（其中量子變量能夠同時(shí)存在于多個(gè)不同狀態(tài)中）和糾纏（其中多個(gè)量子變量具有相關(guān)狀態(tài)而無論它們之間在空間或時(shí)間中的距離如何）之類的這些量子力學(xué)現(xiàn)象在經(jīng)典計(jì)算的世界中沒有類似物，并且因此不能通過經(jīng)典計(jì)算裝置來實(shí)現(xiàn)。
附圖說明
結(jié)合下面的附圖，從下面的詳細(xì)描述中能夠獲得本發(fā)明的更好理解，附圖中：
圖1A-1F圖示了根據(jù)一個(gè)實(shí)施例的示例量子點(diǎn)裝置的各種視圖；
圖2圖示了用于處理量子和非量子指令的處理器流水線的一個(gè)實(shí)施例；
圖3圖示了用于處理量子和非量子指令的處理器的前端電路的實(shí)施例；
圖4A-4B圖示了量子-經(jīng)典處理器接口的實(shí)施例；
圖5A-5B圖示了示例量子電路和實(shí)現(xiàn)量子電路的程序代碼；
圖6A-6B圖示了其中量子指令由編譯器生成、被解碼成微操作（
圖7圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法；
圖8圖示了用于在量子處理器內(nèi)尋址量子位的量子位索引發(fā)生器的一個(gè)實(shí)施例；
圖9圖示了用于確定用于標(biāo)識(shí)量子位的量子位索引值的方法；
圖10圖示了使用糾正微操作序列的一種實(shí)現(xiàn)；
圖11圖示了用于管理和使用糾正微操作序列的方法；
圖12圖示了其中量子控制堆棧被集成在單個(gè)IC芯片上的一個(gè)實(shí)施例；
圖13A-13B圖示了用于執(zhí)行規(guī)定任意旋轉(zhuǎn)值的旋轉(zhuǎn)指令的不同實(shí)施例；
圖14圖示了用于使用近似來執(zhí)行任意量子位旋轉(zhuǎn)的方法；
圖15圖示了用于量子位旋轉(zhuǎn)的示例代碼序列；
圖16圖示了包括對(duì)量子位的并行和順序操作的示例量子電路切片；
圖17圖示了使用切片標(biāo)記對(duì)量子指令的處理；
圖18圖示了包括多組旋轉(zhuǎn)操作的量子電路切片的示例；
圖19A-19B圖示了不同類型的量子電路的多組切片；
圖20A-20B圖示了不同類型的量子電路上的切片的附加示例；
圖21-22圖示了對(duì)比量子時(shí)間線和量子切片的代碼示例；
圖23圖示了并行量子架構(gòu)的一個(gè)實(shí)施例；
圖24圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法；以及
圖25圖示了并行解碼器設(shè)備的一個(gè)實(shí)施例。
具體實(shí)施方式
在以下描述中，出于解釋的目的，闡述眾多具體細(xì)節(jié)以便提供對(duì)下面所描述的本發(fā)明的實(shí)施例的透徹理解。然而，本領(lǐng)域的技術(shù)人員將明白，可以在沒有這些特定細(xì)節(jié)中的某些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在其它實(shí)例中，以框圖形式示出熟知的結(jié)構(gòu)和裝置，以免使得本發(fā)明的實(shí)施例的基礎(chǔ)原理模糊不清。
簡介
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011026461.8/2.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
