[發明專利]半導體制造方法和半導體結構

在審

• 申請號: 202011025749.3
• 申請日: 2020-09-25
• 公開（公告）號: CN114256143A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 李南照;高建峰;劉衛兵;李俊杰
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

1.一種半導體制造方法，其特征在于，包括如下步驟：

在半導體基板上形成金屬層溝槽；

在所述金屬層溝槽上沉積金屬保護層和旋涂硬掩模；

在所述金屬層溝槽下形成金屬層連接結構；

去除旋涂硬掩模和金屬保護層，填充金屬，形成金屬層。

2.如權利要求1所述的半導體制造方法，其特征在于，所述在半導體基板上形成金屬層溝槽，包括如下步驟：

在半導體基板上沉積電介質，形成電介質層；

使用干式刻蝕的方式刻蝕所述電介質層，形成金屬層溝槽。

3.如權利要求1所述的半導體制造方法，其特征在于，所述在所述金屬層溝槽上沉積金屬保護層和旋涂硬掩模，包括如下步驟：

在所述金屬層溝槽上沉積金屬保護層；

在所述金屬保護層上沉積旋涂硬掩模，使沉積的旋涂硬掩模覆蓋住金屬保護層。

4.如權利要求1所述的半導體制造方法，其特征在于，所述在所述金屬層溝槽下形成金屬層連接結構，包括如下步驟：

在所述旋涂硬掩模上涂布光刻膠；

使用干式刻蝕的方式刻蝕所述旋涂硬掩模、金屬保護層和電介質層，在所述金屬層溝槽下形成金屬層連接結構。

5.如權利要求1所述的半導體制造方法，其特征在于，所述去除旋涂硬掩模和金屬保護層，填充金屬，形成金屬層，包括如下步驟：

去除光刻膠；

使用灰化工藝去除旋涂硬掩模；

去除金屬保護層；

在所述金屬層連接結構和金屬層溝槽中填充金屬，形成金屬層。

6.如權利要求5所述的半導體制造方法，其特征在于，在所述金屬層連接結構和金屬層溝槽中填充金屬，形成金屬層之前，還包括：

在所述金屬層連接結構和金屬層溝槽中形成阻擋金屬層。

7.如權利要求6所述的半導體制造方法，其特征在于，所述阻擋金屬層的材料包括：鈦、氮化鈦、鉭和氮化鉭。

8.如權利要求1所述的半導體制造方法，其特征在于，在所述去除旋涂硬掩模和金屬保護層，填充金屬，形成金屬層之后，還包括：

在所述金屬層和電介質層上沉積防蝕層。

9.如權利要求8所述的半導體制造方法，其特征在于，在所述在所述金屬層和電介質上沉積防蝕層之后，還包括：

在防蝕層上形成金屬層

10.如權利要求1所述的半導體制造方法，其特征在于，所述金屬保護層的材料包括：鈦和氮化鈦。

11.一種半導體結構，其特征在于，根據權利要求1至10中的任一項的方法形成。