[發明專利]存儲器管芯、存儲器設備和電子設備

在審

• 申請號: 202011025517.8
• 申請日: 2020-09-25
• 公開（公告）號: CN113140236A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 吳成一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C5/06
• 分類號: G11C5/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種存儲器管芯，包括：

第一存儲體，包括第一存儲器單元；

第二存儲體，包括第二存儲器單元；

第一局部處理器，連接到第一存儲體局部輸入/輸出線，通過所述第一存儲體局部輸入/輸出線傳輸所述第一存儲體的第一局部存儲體數據，所述第一局部處理器被配置為對所述第一局部存儲體數據執行第一局部計算；

第二局部處理器，連接到第二存儲體局部輸入/輸出線，通過所述第二存儲體局部輸入/輸出線傳輸所述第二存儲體的第二局部存儲體數據，所述第二局部處理器被配置為對所述第二局部存儲體數據執行第二局部計算；以及

全局處理器，被配置為：

控制所述第一存儲體、所述第二存儲體、所述第一局部處理器和所述第二局部處理器，并且

對所述第一局部計算的第一局部計算結果和所述第二局部計算的第二局部計算結果執行全局計算。

2.根據權利要求1所述的存儲器管芯，其中，所述第一局部處理器包括：

輸入多路復用器，被配置為：

通過所述第一存儲體局部輸入/輸出線來接收所述第一局部存儲體數據，

通過存儲體全局輸入/輸出線來接收由所述全局處理器廣播的廣播數據，并且

接收局部寄存器數據；

局部處理元件LPE陣列，被配置為對所述第一局部存儲體數據、所述廣播數據和所述局部寄存器數據中的至少一個執行所述第一局部計算；

局部寄存器，被配置為存儲所述第一局部計算的第一局部計算結果，并將所述第一局部計算結果作為所述局部寄存器數據輸出；以及

輸出多路復用器，被配置為將所述局部寄存器數據輸出到所述第一存儲體局部輸入/輸出線、所述存儲體全局輸入/輸出線和所述輸入多路復用器中的至少一個。

3.根據權利要求2所述的存儲器管芯，還包括：

存儲體全局輸入/輸出選通電路，被配置為在所述全局處理器的控制下將所述第一存儲體局部輸入/輸出線電連接到所述存儲體全局輸入/輸出線。

4.根據權利要求3所述的存儲器管芯，還包括：

輸入/輸出讀出放大器，被配置為：接收從所述第一存儲體輸出的第一局部存儲體數據，并將所述第一局部存儲體數據輸出到所述第一存儲體局部輸入/輸出線；

寫驅動器，被配置為將所述第一局部存儲體數據寫入所述第一存儲器單元中；以及

存儲體局部輸入/輸出選通電路，被配置為將所述寫驅動器電連接到所述第一存儲體局部輸入/輸出線。

5.根據權利要求1所述的存儲器管芯，其中，所述全局處理器包括：

程序緩沖器，被配置為存儲主機的程序；

指令隊列，被配置為存儲所述程序的指令；

指令解碼器，被配置為對存儲在所述指令隊列中的指令進行解碼；

第一控制器，被配置為基于在所述指令解碼器處解碼所述指令的結果來控制所述第一存儲體和所述第二存儲體以及所述第一局部處理器和所述第二局部處理器；

全局處理元件GPE陣列，被配置為基于在所述指令解碼器處解碼所述指令的結果來執行所述全局計算；

全局寄存器，被配置為存儲所述全局計算的全局計算結果；

數據緩沖器，被配置為：通過數據總線來接收所述第一局部計算結果和所述第二局部計算結果，并將所述第一局部計算結果和所述第二局部計算結果提供給所述GPE陣列，并將所述全局計算結果輸出給所述數據總線；以及

第二控制器，被配置為控制所述程序緩沖器、所述指令隊列、所述指令解碼器、所述第一控制器、所述GPE陣列、所述全局寄存器和所述數據緩沖器。

6.根據權利要求5所述的存儲器管芯，其中，所述第一存儲器單元、所述第二存儲器單元、所述程序緩沖器和所述第二控制器的控制寄存器分別被映射到與所述存儲器管芯相關聯的存儲器地址。