[發明專利]經由掩膜累積提高分層深度緩沖器剔除效率

在審

• 申請號: 202011024727.5
• 申請日: 2020-09-25
• 公開（公告）號: CN112950449A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: S·曼達爾;V·蘭加納坦
• 申請（專利權）人: 英特爾公司
• 主分類號: G06T1/20
• 分類號: G06T1/20;G06T15/40
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李嘯;姜冰

1.一種圖形處理器，包括：

圖形處理器流水線，所述圖形處理器流水線包含深度流水線，其中所述深度流水線包含：

高速緩存，所述高速緩存用于存儲粗略深度數據；

歷史緩沖器，所述歷史緩沖器用于存儲為與所述粗略深度數據相關聯的目的地像素貼片處理的多個片段的深度參數；以及

一個或多個硬件邏輯單元，所述一個或多個硬件邏輯單元用于：

對所述歷史緩沖器中的條目的元素和相對于所述目的地像素貼片從輸入片段的粗略深度測試輸出的深度參數集合中的元素進行求和，求和的元素包含求和的源覆蓋掩膜；

確定所述求和的源覆蓋掩膜是否指示所述目的地像素貼片的完全覆蓋；以及

響應于確定所述求和的源覆蓋掩膜指示所述目的地像素貼片的完全覆蓋，將所述目的地像素貼片的目的地遠深度值設置成所述求和的元素內的源遠深度值。

2.如權利要求1所述的圖形處理器，其中所述求和的元素包含與所述輸入片段相關聯的源遠深度值和與所述歷史緩沖器中的所述條目相關聯的源遠深度值。

3.如權利要求2所述的圖形處理器，所述一個或多個硬件邏輯單元用于將所述目的地遠深度值設置成所述求和的元素中最保守的源遠深度值。

4.如權利要求3所述的圖形處理器，所述一個或多個硬件邏輯單元用于將所述目的地遠深度值寫入到所述高速緩存，所述目的地遠深度值與所述目的地像素貼片相關聯。

5.如權利要求4所述的圖形處理器，所述一個或多個硬件邏輯單元用于：響應于確定所述求和的源覆蓋掩膜指示所述目的地像素貼片的部分覆蓋，將所述求和的元素中的所述最保守的源遠深度值寫入到所述歷史緩沖器中的所述條目。

6.如權利要求1所述的圖形處理器，所述一個或多個硬件邏輯單元用于：相對于所述目的地像素貼片執行所述輸入片段的所述粗略深度測試并且基于所述粗略深度測試生成所述深度參數集合，其中所述深度參數集合包含深度測試結果、源遠深度值、目的地遠深度值和源覆蓋掩膜。

7.如權利要求6所述的圖形處理器，在生成所述深度參數集合之前，所述一個或多個硬件邏輯單元用于請求所述歷史緩沖器中的所述條目的讀取，其中所述歷史緩沖器中的所述條目是與所述目的地像素貼片相關聯的最年輕存儲的條目。

8.如權利要求7所述的圖形處理器，其中所述求和的源覆蓋掩膜是所述輸入片段的源覆蓋掩膜和存儲在所述歷史緩沖器中的所述條目中的源覆蓋掩膜的組合。

9.如權利要求1-8中的任一項所述的圖形處理器，附加地包括多個處理引擎貼片，其中所述多個處理引擎貼片中的一個或多個包含所述圖形處理器流水線。

10.一種提高分層深度緩沖器剔除效率的方法，所述方法包括：

在包含深度流水線的圖形處理器上：

針對目的地像素貼片對源片段執行粗略深度測試，以生成深度參數集合；

讀取歷史緩沖器條目，所述歷史緩沖器條目包含為所述目的地像素貼片處理的先前源片段存儲的深度參數；

對所述歷史緩沖器條目的元素和所述深度參數集合中的對應元素進行求和，求和的元素包含求和的源覆蓋掩膜；

確定所述求和的源覆蓋掩膜是否指示所述目的地像素貼片的完全覆蓋；以及

響應于確定所述求和的源覆蓋掩膜指示所述目的地像素貼片的完全覆蓋，將所述目的地像素貼片的目的地遠深度值設置成所述求和的元素內的源遠深度值。

11.如權利要求10所述的方法，其中所述求和的元素包含與所述源片段相關聯的源遠深度值和與所述歷史緩沖器條目相關聯的源遠深度值。

12.如權利要求10或11所述的方法，附加地包括將所述目的地遠深度值設置成所述求和的元素中最保守的源遠深度值。