[發明專利]一種在存儲器中實現乘法和或邏輯運算的SRAM電路結構

有效

• 申請號: 202011023036.3
• 申請日: 2020-09-25
• 公開（公告）號: CN112116937B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 藺智挺;蔡江濤;張勁;彭春雨;盧文娟;吳秀龍;趙強;陳軍寧
• 申請（專利權）人: 安徽大學
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 北京凱特來知識產權代理有限公司 11260
• 代理人: 鄭立明;陳亮

1.一種在存儲器中實現乘法和或邏輯運算的SRAM電路結構，其特征在于，所述電路包括雙字線的8T SRAM單元，該雙字線的8T SRAM單元由8個傳輸管構成，2對NMOS晶體管與PMOS晶體管的組合構成了兩個交叉耦合的傳輸門，傳輸門的一端接存儲節點Q另一端接存儲節點QB；

字線WLL和WLR組成雙字線信號，一對PMOS晶體管和NMOS晶體管的控制開關分別接字線WLL與WLR；另一對中的NMOS晶體管的S端與存儲節點Q相連接，漏極與位線RBL相連接，PMOS晶體管的源極與存儲節點QB相連接，漏極與位線RBLB相連接，柵極接信號WLL_VICE和WLR_VICE；

其中，或邏輯運算是在單獨的8T SRAM中實現，運算數據分別存儲在SRAM存儲單元和WLL_VICE中，可實現兩個一位二進制或邏輯運算，最后的計算結果由位線RBL是否放電來體現；

乘法運算通過將被乘數與乘數分別存儲在WLL_VICE、WLR_VICE內和SRAM存儲單元內，被乘數的十進制數值由WLL_VICE和WLR_VICE的開啟時間決定，乘數的十進制數值分解為二進制的反碼按照高位到低位的順序從左至右存儲在同一行的相鄰8T SRAM單元中，并通過與專、復用電容相結合實現高低位權值設置，最后的計算結果由位線RBL和位線RBLB的電壓差體現；

其中，所述專、復用電容包括電容C1～16，其中：

復用電容C5～8、C13～16各構成一個除法器；

專用電容C1～4的上端通過開關與所述8T SRAM單元陣列的RBL 1～4相連，下端與VDD相連；

專用電容C9～12的上端通過開關與所述8T SRAM單元陣列的RBLB 1～4相連，下端與VSS相連；

復用電容C5～8的上端通過開關與專用電容C1～4的上端選擇相連，下端與VDD相連；

復用電容C13～16的上端通過開關與專用電容C9～12的上端選擇相連，下端與VSS相連。

2.根據權利要求1所述在存儲器中實現乘法和或邏輯運算的SRAM電路結構，其特征在于，利用所述電路在進行或邏輯運算時：

計算開始前一個數據存儲在SRAM存儲單元中，另一個數據則通過WLL_VICE來表示，數據為0時，WLL_VICE為1即導通，數據為1時，WLL_VICE為0即關閉，并提前將RBL與RBLB的電壓預充至1/2VDD；

計算開始后通過檢測RBL的電壓變化來得到計算結果。

3.根據權利要求1所述在存儲器中實現乘法和或邏輯運算的SRAM電路結構，其特征在于，所述乘法運算具體是基于8T SRAM單元陣列和專、復用電容來進行，所述8T SRAM單元陣列由若干個相鄰的雙字線8T SRAM單元構成，具體為四個一組，將四個相鄰的雙字線8TSRAM單元從右至左分別稱為CELL1～4；

8T SRAM單元陣列中預充控制的信號為PRE 1～4；乘法運算開關信號為SW 1～12。

4.根據權利要求3所述在存儲器中實現乘法和或邏輯運算的SRAM電路結構，其特征在于，在進行乘法運算時：

計算開始前，乘數存儲在四個8T SRAM單元為一組的陣列中，乘數最大為8；被乘數量化為WLL_VICE和WLR_VICE的開啟時間，設開啟的單位時間為△t，WLL_VICE與WLR_VICE的最長開啟時間為8△t，即被乘數最大為8；

若被乘數為非負數n時WLL_VICE和WLR_VICE開啟，開啟時間為n△t，在陣列中每列開啟△t會引發RBL放電△V，RBLB則會相應的進行充電，對應的VDD-△V和0+△V則存儲在相應的電容上，再經過電容組成的除法器進行處理，其中除法器采用復用策略，具體來說：

設每列上都存在△V，第一輪，對電容C4上存儲的電壓差做除4處理，對電容C2上存儲的電壓差做除2處理；第二輪，電容C4上存儲的電壓差做除2處理，對電容C3上存儲的電壓差做除4處理；綜上電容C1存儲VDD-△V，電容C2存儲VDD-1/2△V，電容C3存儲VDD-1/4△V，電容C4存儲VDD-1/8△V；

接著電容C5至電容C8上端并聯，四個電容電位共享，得到RBL總放電電壓VDD-15/32△V；RBLB的充電操作與之類似，電容C13至電容C16上端并聯，得到總充電電壓0+15/32△V；最后陣列輸出電壓為(VDD-15/32△V)-(0+15/32△V)＝VDD-15/16△V；

再將VDD與所得到的陣列輸出電壓相減，所得到的差值即為最終乘法的結果。