[發明專利]具有TSV的存儲器核心芯片

在審

• 申請號: 202011022002.2
• 申請日: 2020-09-25
• 公開（公告）號: CN112599158A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 西岡直久;成井誠司
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C5/06
• 分類號: G11C5/06;G11C11/409
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及具有TSV的存儲器核心芯片。本文中揭示一種設備，其包含：存儲器單元陣列；多個TSV，其穿透半導體芯片；輸出電路，其經配置以將數據輸出到所述TSV；輸入電路，其經配置以從所述TSV接收數據；墊，其經供應有來自外部的數據；及控制電路，其經配置以將所述數據寫入到所述存儲器單元陣列、從所述存儲器單元陣列讀取所述數據及經由所述輸出電路及所述TSV將所述數據從所述存儲器單元陣列傳送到所述輸入電路。

技術領域

本發明大體上涉及半導體芯片，且更明確來說，涉及具有TSV(穿硅通路)的存儲器核心芯片。

背景技術

用于例如HBM(高帶寬存儲器)的存儲器裝置中的半導體芯片通常包含經設置以穿透半導體襯底的許多TSV(穿硅通路)。提供于每一半導體芯片上的TSV分別經由凸塊及墊電極經連接到設置于另一半導體芯片上且定位在相同平面位置處的TSV，借此形成穿透多個半導體襯底的信號路徑。在特定TSV處于不良傳導狀態或在兩個TSV之間的連接點處存在不良連接的情況中，相關信號路徑是有缺陷的且幾乎無法使用。在此情況中，使用備用信號路徑而非有缺陷的信號路徑來使缺陷恢復正常。

僅在多個半導體芯片被堆疊之后才能發現TSV的不良傳導或兩個TSV之間的連接點處的不良連接。然而，即使在信號路徑上發現了缺陷，也難以確定此缺陷是由TSV的缺陷還是由TSV之間的連接點的缺陷引起，或連接到TSV的輸入/輸出電路是否具有缺陷。因此，需要其中可在多個半導體芯片被堆疊之前測試連接到TSV的輸入/輸出電路的半導體裝置。

發明內容

一方面，本發明涉及一種設備，其包括：存儲器單元陣列；多個TSV，其穿透半導體芯片；輸出電路，其經配置以將數據輸出到所述TSV；輸入電路，其經配置以從所述TSV接收數據；墊，其經供應有來自外部的數據；及控制電路，其經配置以將所述數據寫入到所述存儲器單元陣列、從所述存儲器單元陣列讀取所述數據及經由所述輸出電路及所述TSV將所述數據從所述存儲器單元陣列傳送到所述輸入電路。

另一方面，本發明涉及一種設備，其包括：接口芯片；及核心芯片，其堆疊于所述接口芯片之上，所述核心芯片包含存儲器單元陣列、墊、控制電路、分別耦合到所述接口芯片的多個TSV及分別耦合到所述多個TSV的多個數據緩沖器，且所述數據緩沖器中的每一者包含數據接收器及數據傳輸器；其中所述控制電路經配置以經由所述多個數據緩沖器中的所選擇者的所述數據傳輸器及所述數據接收器將從所述存儲器單元陣列讀出的存儲器數據傳輸到所述墊。

另一方面，本發明涉及一種用于測試具有存儲器單元陣列、多個TSV、并聯連接于所述存儲器單元陣列與所述TSV之間的輸入及輸出電路及測試墊的設備的方法，所述方法包括：將測試數據輸入到所述測試墊；將所述測試數據寫入到所述存儲器單元陣列；從所述存儲器單元陣列讀取所述測試數據；及經由所述輸出電路及所述TSV將所述測試數據從所述存儲器單元陣列傳送到所述輸入電路。

附圖說明

圖1是展示根據本發明的存儲器核心芯片的平面圖的示意性平面圖。

圖2是展示根據本發明的8個存儲器核心芯片在其上彼此上下堆疊的HBM的配置的示意圖。

圖3是展示被指派到存儲器核心芯片中的每一者的通道、切片地址及群組的表。

圖4是用于解釋包含多個TSV的信號路徑的配置的示意圖。

圖5是用于解釋其中失效信息被加載到芯片中的每一者的多米諾開關電路中的狀態的示意圖。

圖6A是用于解釋其中未執行由多米諾開關電路進行的替換的狀態中的連接關系的示意圖。

圖6B是用于解釋其中執行了由多米諾開關電路進行的替換的狀態中的連接關系的示意圖。

圖7A及7B是用于解釋TSV區中的TSV指派的示意圖。

圖8是展示布置于TSV區的區域中的TSV的布局的示意性平面圖。