[發(fā)明專利]層疊式半導體器件及其操作方法

在審

• 申請?zhí)枺?/td>: 202011021927.5
• 申請日: 2020-09-25
• 公開（公告）號: CN113470707A
• 公開（公告）日: 2021-10-01
• 發(fā)明（設計）人: 李東郁
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;阮愛青

本文提供一種層疊式半導體器件及其操作方法。層疊式半導體器件包括：基底裸片，包括輸入緩沖器和并行電路；以及層疊在基底裸片上的多個核心裸片，所述多個核心裸片通過多個穿通電極耦接到基底裸片，其中輸入緩沖器被配置為接收寫入反相信號和第一順序的寫入數(shù)據(jù)，并行電路被配置為對寫入數(shù)據(jù)的連續(xù)比特位進行排序以使連續(xù)比特位彼此相鄰定位，從而使寫入數(shù)據(jù)成為第一并行數(shù)據(jù)，并將第一并行數(shù)據(jù)傳輸?shù)较鄳牡谝恢恋趎內(nèi)部輸入/輸出線，以及每個核心裸片包括：輸入控制電路，用于將經(jīng)由相應的第一至第n內(nèi)部I/O線傳輸?shù)牡谝徊⑿袛?shù)據(jù)重新排序為寫入數(shù)據(jù)；以及寫入反相電路，用于根據(jù)寫入反相信號而選擇性地將重新排序的寫入數(shù)據(jù)反相。

相關(guān)申請的交叉引用

本申請要求于2020年3月30日提交的申請?zhí)枮?0-2020-0038257的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用整體合并與此。

技術(shù)領(lǐng)域

本公開的實施例涉及半導體設計技術(shù)，并且更具體地，涉及支持數(shù)據(jù)總線反相(DBI)的層疊式半導體器件的數(shù)據(jù)輸入/輸出方法。

背景技術(shù)

隨著半導體技術(shù)的急劇發(fā)展，需要半導體集成器件(諸如封裝件)具有更高的集成度和性能。為此，目前的技術(shù)正在擺脫通過使用導線或凸塊將半導體芯片布置在印刷電路板(PCB)的一個平面上的二維結(jié)構(gòu)。取而代之的是，出現(xiàn)了與其中多個半導體芯片垂直層疊的三維結(jié)構(gòu)相關(guān)的新型多樣化技術(shù)。

三維結(jié)構(gòu)可以通過其中多個半導體芯片垂直層疊的層疊式半導體器件來實現(xiàn)。在垂直方向上層疊的半導體芯片通過穿通電極(through-electrode)(例如，穿通硅通孔，TSV)彼此電連接，并安裝在半導體封裝襯底上。

正在研發(fā)用于在層疊式半導體器件中的半導體芯片之間有效地傳輸信號/數(shù)據(jù)的方法。

發(fā)明內(nèi)容

本公開的實施例提供了一種層疊式半導體器件以及包括其的半導體系統(tǒng)，該層疊式半導體器件能夠在層疊式半導體器件中的半導體芯片之間的數(shù)據(jù)輸入/輸出時支持數(shù)據(jù)總線反相(DBI)功能。

根據(jù)本公開的一個實施例，層疊式半導體器件包括：基底裸片，其包括輸入緩沖器和并行電路；以及層疊在基底裸片上的多個核心裸片，所述多個核心裸片通過多個穿通電極耦接到基底裸片，其中，輸入緩沖器被配置為接收寫入反相信號和第一順序的寫入數(shù)據(jù)，其中，并行電路被配置為對寫入數(shù)據(jù)的連續(xù)比特位進行排序以使所述連續(xù)比特位彼此相鄰定位，從而使寫入數(shù)據(jù)成為第一并行數(shù)據(jù)，并且被配置為將第一并行數(shù)據(jù)傳輸?shù)较鄳牡谝粌?nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線，以及其中，多個核心裸片中的每個包括：輸入控制電路，其被配置為將經(jīng)由相應的第一內(nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線傳輸?shù)牡谝徊⑿袛?shù)據(jù)重新排序為寫入數(shù)據(jù)；以及寫入反相電路，其被配置為根據(jù)寫入反相信號而選擇性地將重新排序的寫入數(shù)據(jù)反相。

根據(jù)本公開的一個實施例，一種半導體器件包括第一半導體芯片，用于接收寫入反相信號和第一順序的寫入數(shù)據(jù)，并且用于對寫入數(shù)據(jù)的連續(xù)比特位進行排序以使所述連續(xù)比特位彼此相鄰定位，從而使寫入數(shù)據(jù)成為并行數(shù)據(jù)，以及用于將并行數(shù)據(jù)傳輸?shù)较鄳牡谝粌?nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線；以及至少一個第二半導體芯片，用于將經(jīng)由相應的第一內(nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線傳輸?shù)牟⑿袛?shù)據(jù)轉(zhuǎn)換為寫入數(shù)據(jù)，并且用于根據(jù)寫入反相信號而選擇性地將被轉(zhuǎn)換的寫入數(shù)據(jù)反相。

根據(jù)本公開的一個實施例，一種半導體器件包括第一半導體芯片，用于從存儲區(qū)接收第一順序的讀取數(shù)據(jù)，用于對讀取數(shù)據(jù)的連續(xù)比特位進行排序以使連續(xù)比特位彼此相鄰定位，從而使讀取數(shù)據(jù)成為并行數(shù)據(jù)，以及用于將并行數(shù)據(jù)傳輸?shù)较鄳牡谝粌?nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線；以及第二半導體芯片，用于將經(jīng)由相應的第一內(nèi)部輸入/輸出線至第n內(nèi)部輸入/輸出線傳輸?shù)牟⑿袛?shù)據(jù)轉(zhuǎn)換為讀取數(shù)據(jù)，用于使用被轉(zhuǎn)換的讀取數(shù)據(jù)來產(chǎn)生讀取反相信號，以及根據(jù)讀取反相信號而選擇性地將被轉(zhuǎn)換的讀取數(shù)據(jù)反相。