[發明專利]一種半導體結構的制備方法

有效

• 申請號: 202011019411.7
• 申請日: 2020-09-25
• 公開（公告）號: CN111933580B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 鄭威;范廣超;盧俊瑋
• 申請（專利權）人: 晶芯成（北京）科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 林凡燕

本發明公開了一種半導體結構的制備方法，至少包括以下步驟：提供一基板；形成金屬介電層于所述基板上，所述金屬介電層中具有金屬結構；形成多層介質層于所述金屬介電層上；在所述多層介質層上形成孔洞，所述孔洞對位于所述金屬結構，且所述孔洞的底部與所述金屬結構間隔有距離；利用高分子材料填充所述孔洞，形成孔洞填充層；形成圖案化的光阻層于所述孔洞填充層上；進行刻蝕步驟，移除部分介質層和所述孔洞填充層，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔連通，所述第一通孔的寬度大于所述第二通孔的寬度；加深所述第二通孔至所述金屬介電層。本發明能簡化生產工藝，提高生產效率。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的制備方法。

背景技術

目前，例如在大馬士革互聯結構的制備過程中，通常用半導體中的下層材料（under layer，UL），例如底部抗反射涂層（bottom anti-reflective coating ，BARC）來填充孔洞，利用這些材料填充孔洞后，形成的填充層的厚度較高，而且由于這種材料本身的黏度較大，質地較軟，無法在其上直接形成光阻層，還需要將填充層進行刻蝕處理，并向所述孔洞中繼續刻蝕一定深度，這樣，在孔洞上形成了光阻層，從而便于進行后續的刻蝕工藝，但這樣操作無疑增加了工藝步驟，過程較復雜，成本較高。

發明內容

鑒于上述現有技術的缺陷，本發明提出一種半導體結構的制備方法，通過使用例如高分子材料來填充孔洞，能在所述高分子上直接形成光阻層（高分子材料充當底部抗反射涂層），從而省略了還要刻蝕孔洞填充層這個步驟，即回刻蝕步驟，簡化了工藝，提高了生產效率。

為實現上述目的及其他目的，本發明提供一種半導體結構的制備方法，至少包括如下步驟：

提供一基板；

形成金屬介電層于所述基板上，所述金屬介電層中具有金屬結構；

形成多層介質層于所述金屬介電層上；

在所述多層介質層上形成孔洞，所述孔洞對位于所述金屬結構，且所述孔洞的底部與所述金屬結構間隔有距離；

利用高分子材料填充所述孔洞，形成孔洞填充層；

形成圖案化的光阻層于所述孔洞填充層上；

進行刻蝕步驟，移除部分介質層和所述孔洞填充層，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔連通，所述第一通孔的寬度大于所述第二通孔的寬度；

加深所述第二通孔至所述金屬介電層；

其中，所述高分子材料的黏度為2.3~4.1mm²/s。

在一實施例中，所述位于孔洞外的所述孔洞填充層的厚度小于或等于所述多層介質層中位于頂端的所述介質層的厚度。

在一實施例中，所述第二通孔的寬度為150納米-180納米，所述第一通孔的寬度為160納米-190納米。

在一實施例中，在所述形成所述多層介質層于所述金屬介電層上的步驟中，至少包括形成第一介質層于所述金屬介電層上。

在一實施例中，所述第一介質層為摻雜碳化硅薄膜層。

在一實施例中，所述第一介質層的厚度為500埃-700埃。

在一實施例中，所述多層介質層的材質包括摻雜碳化硅薄膜、氮化硅、硅酸四乙酯和氮氧化硅中的一種或多種組合。

在一實施例中，所述多層介質層包括五層介質層。

在一實施例中，所述基板為晶圓，或者為包含有元件或電路的半導體結構。

在一實施例中，所述金屬結構為間隔排列的銅導線結構。