[發明專利]基于fpga的大模板卷積圖像匹配方法、裝置及系統有效
| 申請號: | 202011017927.8 | 申請日: | 2020-09-24 |
| 公開(公告)號: | CN112163612B | 公開(公告)日: | 2022-11-15 |
| 發明(設計)人: | 陳海波;宋志月 | 申請(專利權)人: | 深蘭人工智能芯片研究院(江蘇)有限公司 |
| 主分類號: | G06V10/75 | 分類號: | G06V10/75;G06V10/82;G06F16/55;G06F16/583;G06N3/04;G06N3/08 |
| 代理公司: | 常州佰業騰飛專利代理事務所(普通合伙) 32231 | 代理人: | 顧翰林 |
| 地址: | 213000 江蘇省常州市武進*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 模板 卷積 圖像 匹配 方法 裝置 系統 | ||
1.一種基于fpga的大模板卷積圖像匹配方法,其特征在于包括以下步驟:
將原圖像數據調整格式存入ram中,設置模板數據;原數據的長度按照等分多個數據拼位存入ram中,一行數據在ram中存儲深度為原數據的長度與數據拼位個數之比;使用ram的行數比數據拼位個數加一,原圖數據按照行存儲順序即在ram逐行循環進行存儲;將模板數據按照列拼位進行存儲,列方向為數據拼位個數拼成一個數據存儲在ram中,ram的最大深度與所述的數據拼位個數相等;
在ram中同時讀出原圖數據和模板數據進行卷積:
計算第一行第一個卷積窗口,在一個時鐘周期中,同時讀原圖數據和模板數據的第一個地址的數據進行第一個卷積窗口的計算;即在每個時刻,同時取原圖第一列和模板第一列數據進行相乘和累加計算;直至所有的模板數據都完成后,將計算的列操作結果進行累加,得到第一行第一個卷積窗口的結果;
計算第一行第二個至第N個卷積窗口,在一個周期結束,下一時刻,同時讀原圖數據和模板數據的第二個地址的數據進行第二個卷積窗口的計算;窗口滑動時產生了新的一列數,再利用第一行第一個卷積窗口的結果計算;同理,在一個時鐘周期內計算出第一行第三個窗口的結果;以此循環,計算出整幅圖像的模板匹配卷積過程。
2.根據權利要求1所述的基于fpga的大模板卷積圖像匹配方法,其特征在于,所述的第一行第一個卷積窗口的結果具體方法為:
在每個時刻,同時取原圖第一列和模板第一列數據進行相乘和累加計算,由于是二值化相乘,采用按位與操作,相加通過查表得出結果。
3.根據權利要求1所述的基于fpga的大模板卷積圖像匹配方法,其特征在于,搜索圖片的分辨率為1920*1080,為二值化圖像,模板數據的窗口大小為64*64。
4.根據權利要求3所述的基于fpga的大模板卷積圖像匹配方法,其特征在于,包括以下步驟:原圖數據一行數據是1bit,1920的長度,每64個數據拼位存入ram中,那么一行數據在ram中存儲深度為1920/64=30,即ram的存儲深度為30。
5.根據權利要求4所述的基于fpga的大模板卷積圖像匹配方法,其特征在于,模板數據是64*64,將模板數據按照列拼位進行存儲,列方向為64拼成一個數據存儲在ram中,這樣ram的最大深度為64。
6.一種基于fpga的大模板卷積圖像匹配裝置,其特征在于包括:
存儲設置模塊,將原圖像數據調整格式存入ram中,設置模板數據;原數據的長度按照等分多個數據拼位存入ram中,一行數據在ram中存儲深度為原數據的長度與數據拼位個數之比;使用ram的行數比數據拼位個數加一,原圖數據按照行存儲順序即在ram逐行循環進行存儲;將模板數據按照列拼位進行存儲,列方向為數據拼位個數拼成一個數據存儲在ram中,ram的最大深度與所述的數據拼位個數相等;
卷積模塊,在ram中同時讀出原圖數據和模板數據進行卷積:
計算第一行第一個卷積窗口,在一個時鐘周期中,同時讀原圖數據和模板數據的第一個地址的數據進行第一個卷積窗口的計算;即在每個時刻,同時取原圖第一列和模板第一列數據進行相乘和累加計算;直至所有的模板數據都完成后,將計算的列操作結果進行累加,得到第一行第一個卷積窗口的結果;
計算第一行第二個至第N個卷積窗口,在一個周期結束,下一時刻,同時讀原圖數據和模板數據的第二個地址的數據進行第二個卷積窗口的計算;窗口滑動時產生了新的一列數,再利用第一行第一個卷積窗口的結果計算;同理,在一個時鐘周期內計算出第一行第三個窗口的結果;以此循環,計算出整幅圖像的模板匹配卷積過程。
7.根據權利要求6所述的裝置,其特征在于,所述的卷積模塊,將原圖像數據調整格式存入ram中;原數據的長度按照等分多個數據拼位存入ram中,一行數據在ram中存儲深度為原數據的長度與數據拼位個數之比;使用ram的行數比數據拼位個數加一,原圖數據按照行存儲順序即在ram逐行循環進行存儲;將模板數據按照列拼位進行存儲,列方向為數據拼位個數拼成一個數據存儲在ram中,ram的最大深度與所述的數據拼位個數相等。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深蘭人工智能芯片研究院(江蘇)有限公司,未經深蘭人工智能芯片研究院(江蘇)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011017927.8/1.html,轉載請聲明來源鉆瓜專利網。





