[發明專利]可減少難編程的存儲單元編程干擾的編程方法

在審

• 申請號: 202011016844.7
• 申請日: 2020-09-24
• 公開（公告）號: CN112116944A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 徐明揆;劉夢
• 申請（專利權）人: 深圳市芯天下技術有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/10
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 郭偉剛

一種可減少難編程的存儲單元編程干擾的編程方法，包括以下步驟：步驟S1、采用編程電壓，對NAND FLASH的存儲區域的存儲單元進行編程操作；步驟S2、采用第一校驗電壓，對被編程的存儲單元進行第一校驗操作，若校驗成功，則進入步驟S3；若校驗失敗，則回到步驟S1；步驟S3、采用第二校驗電壓，對被編程的存儲單元進行第二校驗操作，若校驗成功，則結束；若校驗失敗，則進入步驟S4；其中，第一校驗電壓小于第二校驗電壓；步驟S4、對所述循環次數加1計數，如所述循環次數計數達到預設次數閾值則結束；若否，則執行步驟S5；步驟S5、提高編程電壓，然后回到步驟S1。本發明的編程方法設計新穎，可有效減少編程干擾。

技術領域

本發明涉及存儲器領域，尤其涉及一種可減少難編程的存儲單元編程干擾的NANDFLASH的編程方法，其中，難編程的存儲單元就是在同一編程條件下，大部分儲存單元都編程成功了，但是個別的存儲單元一直都校驗失敗，定義這些為難編程的存儲單元。

背景技術

在NAND FLASH的應用中，存儲單元是采用浮柵結構(floating gate)，將電子放置在浮柵結構中被認為是編程/寫入操作，而去除電子被認為是擦除操作。擦除操作和編程操作的原理均為F-N遂穿原理。擦除操作具體為：對柵極施加0V，而對襯底施加高壓(以18V為例)，使得被擦除的存儲單元的閾值電壓為負值；編程操作具體為：對柵極施加高壓，而對襯底施加0V，使得被編程的存儲單元的閾值電壓為正值。

具體來說，如圖1所示，在對存儲單元100進行編程時，對其柵極施加18V的電壓V_pgm，對襯底施加0V的電壓。在此情況下，該單元所在的行上所有的存儲單元均會受到編程干擾(pgm disturb)，即存儲單元200的柵極的電壓均為18V，因此需要對其他列施加一個電壓通常是對漏極施加10V的電壓，用于減弱編程干擾(pgm disturb)，其他未選中行的存儲單元300會受到傳輸干擾(pass disturb)，為了減弱這個影響，需要對其他未選中行的存儲單元300的柵極施加一個柵極電壓(即pass voltage)。由于Nand-flash芯片制造中，可能會出現個別的存儲單元的性能較差；或個別儲存單元經過多次編程，其性能會變差，變現為難以編程，稱之為難編程的儲存單元。現有編程操作會對這些存儲單元進行多次編程，這導致該存儲單元會受到多次編程干擾和傳輸干擾。可以理解為，由于個別儲存單元難以編程，需要進行多次編程，而多次編程會造成對周圍正常的存儲單元造成多次編程干擾和傳輸干擾。干擾的本質就是對存儲單元進行編程/擦除操作，對儲存單元編程/擦除的次數越多，會導致其壽命減少，常見的為100K次的編程/擦除，這將大大降低效率和縮短使用壽命。

在圖2示出的現有技術的NAND FLASH編程方法示意圖中，包括以下步驟：

步驟S1、對NAND FLASH的存儲區域進行初始化讀操作；

在本步驟中，利用0V電壓對存儲區域進行初始化讀取，若該存儲區域的存儲單元無需編程，則結束，若該存儲區域的存儲單元需要編程，則進入下一步驟；

步驟S2、采用編程電壓，對存儲區域的存儲單元進行編程操作；

在本步驟中，通常來說，編程操作時，施加于存儲區域中存儲單元的編程電壓V_pgm為17V，為了減弱編程干擾，施加于存儲區域中與被編程的存儲單元不同行存儲單元的傳輸電壓V_pass為8.5V；

步驟S3、對被編程的存儲單元進行校驗操作；

在本步驟中，通常來說，校驗操作時，施加于被編程的存儲單元的校驗電壓為1V。若校驗成功，則結束；若校驗失敗，則跳轉至下一步驟；

步驟S4、判斷被編程的存儲單元是否需要編程，若是，則結束，若否，則提高編程電壓，跳轉步驟S2，其中，具體可根據芯片的實際情況，并且不同芯片會給出不同編程電壓增加幅度。