[發(fā)明專利]隨機存取存儲器的底柵薄膜晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 202011016657.9
• 申請日: 2020-09-24
• 公開（公告）號: CN112164723A
• 公開（公告）日: 2021-01-01
• 發(fā)明（設(shè)計）人: 王萱;孫中琳;劉尚;劉大銪
• 申請（專利權(quán)）人: 山東華芯半導體有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/34;H01L21/443
• 代理公司: 濟南泉城專利商標事務(wù)所 37218
• 代理人: 趙玉鳳

本發(fā)明公開一種隨機存取存儲器的底柵薄膜晶體管及其制造方法，所述薄膜晶體管包括P型重摻雜硅柵極、設(shè)置于P型重摻雜硅柵極上層的氧化硅隔離層以及設(shè)置于氧化硅隔離層上層的氧化鎵銦鋅溝道，氧化鎵銦鋅溝道兩端設(shè)有氧化銦錫源極、氧化銦錫漏極。所述方法通過磁控濺射沉積成氧化鎵銦鋅溝道、氧化銦錫源極和氧化銦錫漏極。本發(fā)明采用磁控濺射沉積的氧化鎵銦鋅作為溝道材料，整個加工過程較為均一穩(wěn)定，可以很好的提高晶體管的可靠性和電子特性。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體集成電路技術(shù)領(lǐng)域，具體為一種隨機存取存儲器的底柵薄膜晶體管及其制造方法。

背景技術(shù)

硅半導體技術(shù)是目前應(yīng)用最廣，成本最低廉的半導體材料，在之前較長的一段時間，存儲類行業(yè)都集中于以硅半導體材料為主的分離器件和集成電路的研究中，并且?guī)砹司薮蟮陌l(fā)展進步，但是近年來，提高能源效率與降低能源消耗逐漸成為焦點，硅半導體在功率電子領(lǐng)域的應(yīng)用已經(jīng)接近硅材料的理論極限，因此，尋找新型半導體材料來替代傳統(tǒng)硅材料成為了電子行業(yè)發(fā)展的首要問題。IGZO（氧化銦鎵鋅）是具有半導體特性的一類氧化物，以IGZO材料作為溝道層的 TFT（薄膜晶體管）電子遷移度比非晶硅TFT快20~50倍，并且體積較小，精度更高。若采用IGZO來替代傳統(tǒng)硅材料，可以使移動存儲類產(chǎn)品更加輕薄，并且耗電量也降至之前的三分之二。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種隨機存取存儲器的底柵薄膜晶體管及其制造方法，采用磁控濺射沉積的氧化鎵銦鋅作為溝道材料，整個加工過程較為均一穩(wěn)定，可以很好的提高晶體管的可靠性和電子特性。

為了解決所述技術(shù)問題，本發(fā)明采用的技術(shù)方案是：隨機存取存儲器的底柵薄膜晶體管，包括P型重摻雜硅柵極、設(shè)置于P型重摻雜硅柵極上層的氧化硅隔離層以及設(shè)置于氧化硅隔離層上層的氧化鎵銦鋅溝道，氧化鎵銦鋅溝道兩端設(shè)有氧化銦錫源極、氧化銦錫漏極。

進一步的，氧化鎵銦鋅溝道的氧化鎵銦鋅為無晶型氧化鎵銦鋅，其鎵、銦、鋅的比例為1:1:1。

進一步的，所述氧化硅隔離層的厚度為300nm。

進一步的，所述氧化鎵銦鋅溝道的厚度為20nm，寬度和長度為300μm和100μm。

進一步的，氧化鎵銦鋅溝道通過磁控濺射沉積形成，磁控濺射沉積在Ar氣氛下、利用陰影罩進行，射頻功率為70W；在沉積過程中，氣體流量為4sccm，室壓保持在4mtorr。

進一步的，氧化銦錫源極和氧化銦錫漏極通過磁控濺射沉積形成，沉積條件為直流功率50W、4 sccm氬氣流量和4mtorr室壓沉積。

本發(fā)明還公開一種隨機存取存儲器的底柵薄膜晶體管的制造方法，包括以下步驟：

S01）、選擇厚度為300nm重摻雜P型氧化硅晶片作為襯底，在重摻雜P型硅襯底上設(shè)置氧化硅隔離層；

S02）、利用陰影罩，在Ar氣氛下，磁控濺射沉積20nm厚的1:1:1比例的氧化鎵銦鋅薄膜，射頻功率為70W，在此過程中，氣體流量為4sccm，室壓保持在4mtorr；

S03）、選擇氧化銦錫作為薄膜晶體管的源極、漏極材料，氧化銦錫源極、氧化銦錫漏極也通過磁控濺射沉積形成，沉積條件為直流功率50W、4 sccm氬氣流量和4mtorr室壓沉積，這一步將溝道的寬度和長度控制在 300μm和100μm，完成整個加工過程。

本發(fā)明的有益效果：本發(fā)明提出的IGZO TFT的電子遷移率較高，晶體管的相應(yīng)速度更快；閾值電壓在距離0V較近，晶體管截止到打開過程中控制電壓較低，易于控制晶體管的開關(guān)；GZO TFT的關(guān)閉狀態(tài)下漏電流極低，使得功耗較低，滿足了未來低功耗高效能電子產(chǎn)品的需求。

附圖說明

圖1為實施例1所述晶體管的結(jié)構(gòu)示意圖；