[發明專利]一種低功耗抗干擾的過溫保護電路

有效

• 申請號: 202011015776.2
• 申請日: 2020-09-24
• 公開（公告）號: CN112068631B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 周澤坤;王佳文;肖志平;石躍;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種低功耗抗干擾的過溫保護電路，其特征在于，包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、施密特觸發器、第一反相器、第二反相器和第三反相器，

第五PMOS管的柵極連接與絕對溫度成反比的基準電壓，其源極連接第六PMOS管的源極和第七PMOS管的漏極，其漏極連接第四NMOS管的柵極和漏極、第五NMOS管的柵極、第六NMOS管的柵極和第七NMOS管的柵極；

第六PMOS管的柵極連接第九NMOS管的漏極和第十NMOS管的漏極，其漏極連接第五NMOS管的漏極和第八NMOS管的柵極；

第六NMOS管和第七NMOS管的漏極分別連接第四NMOS管的源極和第五NMOS管的源極，其源極均連接第八NMOS管的源極并接地；

第七PMOS管和第八PMOS管的柵極均連接使能信號，其源極均連接偏置電流；

施密特觸發器的輸入端連接第八PMOS管的漏極和第八NMOS管的漏極，其輸出端通過第一反相器后連接第十NMOS管的柵極和第二反相器的輸入端；

第三反相器的輸入端連接第二反相器的輸出端和第九NMOS管的柵極，其輸出端作為所述過溫保護電路的輸出端；

第十NMOS管的源極連接第一參考電壓，第九NMOS管的源極連接第二參考電壓，所述第一參考電壓和所述第二參考電壓均與絕對溫度成正比，且所述第一參考電壓大于所述第二參考電壓；

所述過溫保護電路通過所述第一參考電壓和所述第二參考電壓設置溫度檢測遲滯窗口，通過調整所述基準電壓的電壓變化斜率、所述第一參考電壓的電壓變化斜率和所述第二參考電壓的電壓變化斜率中的任意一個或多個，使得所述溫度檢測遲滯窗口的遲滯量滿足所需設定值；

所述過溫保護電路還包括基準電壓產生模塊，所述基準電壓產生模塊包括第一電阻、第二電阻、第三電阻、第四電阻、第一三極管、第二三極管、第三三極管、第四三極管、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，其中第一電阻和第二電阻的阻值相等；

第一三極管的基極連接第一電阻的一端、第二電阻的一端和第四電阻的一端并產生所述基準電壓，其集電極連接第二三極管的基極、第三三極管的基極和第一電阻的另一端，其發射極連接第二三極管的發射極并通過第三電阻后連接第三三極管的發射極和第四三極管的發射極；

第四三極管的基極連接第二三極管的集電極和第二電阻的另一端，其集電極連接第二NMOS管的源極；

第一NMOS管的柵極連接第四電阻的另一端、第三NMOS管的源極和第二NMOS管的柵極，其源極連接第三三極管的集電極，其漏極連接第三PMOS管的柵極和漏極以及第四PMOS管的柵極；

第四PMOS管的源極連接第二PMOS管的漏極，其漏極連接第三NMOS管的柵極和第二NMOS管的漏極；

第一PMOS管的柵漏短接并連接第二PMOS管的柵極和第三PMOS管的源極，其源極連接第二PMOS管的源極和第三NMOS管的漏極并連接電源電壓；

通過設置所述基準電壓產生模塊中第一三極管和第二三極管的尺寸比、以及第三電阻和第一電阻的阻值比，能夠調整所述基準電壓的電壓變化斜率；

所述第一參考電壓和所述第二參考電壓根據外部偏置電流在轉換電阻上進行電流-電壓轉換得到，通過設置所述轉換電阻和所述外部偏置電流能夠調整所述第一參考電壓的電壓變化斜率和所述第二參考電壓的電壓變化斜率。