[發明專利]柵極驅動電路及其驅動方法、陣列基板和顯示設備

在審

• 申請號: 202011014733.2
• 申請日: 2020-09-24
• 公開（公告）號: CN112037705A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 賈鵬;丁小梁;王雷
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 李娜

1.一種柵極驅動電路，其特征在于，包括至少兩個初始信號輸入單元、至少兩個時鐘信號輸入單元、低電平信號輸入單元以及至少兩個第一輸出模塊，所述至少兩個時鐘信號輸入單元與所述至少兩個初始信號輸入單元一一對應，所述至少兩個第一輸出模塊與所述至少兩個初始信號輸入單元一一對應，其中，

所述初始信號輸入單元分別與初始信號端、第一時鐘信號端以及第一節點連接，所述初始信號輸入單元被配置為接收初始信號和第一時鐘信號，并在所述第一時鐘信號為低電平時將所述初始信號輸入至所述第一節點；

所述時鐘信號輸入單元分別與所述第一時鐘信號端、所述第一節點和第二節點連接，所述第一時鐘信號輸入單元被配置為接收所述第一時鐘信號，并在第一節點電平為低電平時將所述第一時鐘信號輸入至所述第二節點；

所述低電平信號輸入單元分別與低電平信號端、所述第一時鐘信號端以及所述第二節點連接，所述低電平信號輸入單元被配置為接收低電平信號和所述第一時鐘信號，并在所述第一時鐘信號為低電平時將所述低電平信號輸入至所述第二節點；

所述第一輸出模塊分別與所述第一節點、所述第二節點、第二時鐘信號端、高電平信號端以及第一信號輸出端連接，所述第一輸出模塊被配置為接收高電平信號和第二時鐘信號，并在所述第二節點電平為低電平時將所述高電平信號輸出至所述第一信號輸出端，以及在所述第一節點電平為低電平時將所述第二時鐘信號輸出至所述第一信號輸出端；若所述初始信號端接收顯示像素行開啟初始信號，則初始信號輸入單元對應的第一信號輸出端輸出顯示像素行驅動信號，若所述初始信號端接收傳感像素行開啟初始信號，則所述初始信號輸入單元對應的第一信號輸出端輸出傳感像素行驅動信號。

2.根據權利要求1所述的柵極驅動電路，其特征在于，所述初始信號輸入單元包括：

第一薄膜晶體管，所述第一薄膜晶體管的第一極與所述初始信號端連接，所述第一薄膜晶體管的控制極與所述第一時鐘信號端連接，所述第一薄膜晶體管的第二極與所述第一節點連接，所述第一薄膜晶體管被配置為在所述第一時鐘信號為低電平時導通。

3.根據權利要求1所述的柵極驅動電路，其特征在于，所述時鐘信號輸入單元包括：

第二薄膜晶體管，所述第二薄膜晶體管的第一極與所述第一時鐘信號端連接，所述第二薄膜晶體管的控制極與所述第一節點連接，所述第二薄膜晶體管的第二極與所述第二節點連接，所述第二薄膜晶體管被配置為在所述第一節點電平為低電平時導通。

4.根據權利要求1所述的柵極驅動電路，其特征在于，所述低電平信號輸入單元包括：

第三薄膜晶體管，所述第三薄膜晶體管的第一極與所述低電平信號端連接，所述第三薄膜晶體管的控制極與所述第一時鐘信號端連接，所述第三薄膜晶體管的第二極與所述第二節點連接，所述第三薄膜晶體管被配置為在所述第一時鐘信號為低電平時導通。

5.根據權利要求1所述的柵極驅動電路，其特征在于，所述第一輸出模塊包括：

第四薄膜晶體管，所述第四薄膜晶體管的第一極與所述第二時鐘信號端連接，所述第四薄膜晶體管的控制極與所述第一節點連接，所述第四薄膜晶體管的第二極與所述第一信號輸出端連接，所述第四薄膜晶體管被配置為在所述第一節點電平為低電平時導通；

第五薄膜晶體管，所述第五薄膜晶體管的第一極與所述高電平信號端連接，所述第五薄膜晶體管的控制極與所述第二節點連接，所述第第五薄膜晶體管的第二極與所述第一信號輸出端連接，所述第五薄膜晶體管被配置為在所述第二節點電平為低電平時導通。