[發明專利]半導體裝置以及其制作方法

在審

• 申請號: 202011013769.9
• 申請日: 2020-09-24
• 公開（公告）號: CN114256231A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 楊柏宇
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體裝置，其特征在于，包括：

基底；

第一晶體管，設置于該基底上，該第一晶體管包括：

多個第一半導體通道層，于一垂直方向上堆疊設置且彼此互相分離；以及

第一源極/漏極結構與第二源極/漏極結構，分別設置于各該第一半導體通道層于一水平方向上的相對兩側，其中該第一源極/漏極結構與該第二源極/漏極結構分別與該多個第一半導體通道層相連；

第二晶體管，設置于該基底上，該第二晶體管包括：

多個第二半導體通道層，設置于該多個第一半導體通道層之上，其中該多個第二半導體通道層于該垂直方向上堆疊設置且彼此互相分離；以及

第三源極/漏極結構與一第四源極/漏極結構，分別設置于各該第二半導體通道層于該水平方向上的相對兩側，其中該第三源極/漏極結構與該第四源極/漏極結構分別與該多個第二半導體通道層相連；以及

第一接觸結構，于該垂直方向上貫穿該第三源極/漏極結構，其中該第一源極/漏極結構通過該第一接觸結構而與該第三源極/漏極結構電連接，且該第一源極/漏極結構的一部分于該垂直方向上設置于該基底與該第一接觸結構之間。

2.如權利要求1所述的半導體裝置，還包括：

介電層，在該垂直方向上設置于該第一源極/漏極結構與該第三源極/漏極結構之間，其中該第一接觸結構還于該垂直方向上貫穿該介電層。

3.如權利要求2所述的半導體裝置，還包括：

金屬硅化物層，在該垂直方向上設置于該介電層與該第一源極/漏極結構之間，其中該第一接觸結構直接接觸該金屬硅化物層，用以通過該金屬硅化物層而與該第一源極/漏極結構電連接。

4.如權利要求2所述的半導體裝置，還包括：

硅鍺層，在該垂直方向上設置于該介電層與該第一源極/漏極結構之間，其中該第一接觸結構直接接觸該硅鍺層，且該硅鍺層中的鍺原子比高于該第一源極/漏極結構中的鍺原子比。

5.如權利要求1所述的半導體裝置，還包括：

第二接觸結構，設置于該第二源極/漏極結構上且與該第二源極/漏極結構電連接；以及

第三接觸結構，設置于該第四源極/漏極結構上且與該第四源極/漏極結構電連接，其中該第二接觸結構與該第三接觸結構彼此電分離，且該第四源極/漏極結構于該垂直方向上與該第二源極/漏極結構的一部分重疊。

6.如權利要求1所述的半導體裝置，其中該第一晶體管還包括柵極結構的第一部分圍繞各該第一半導體通道層，且該第二晶體管還包括該柵極結構的一第二部分圍繞各該第二半導體通道層，其中該柵極結構的該第一部分與該柵極結構的該第二部分直接相連，且該柵極結構的該第一部分于該垂直方向上設置于該柵極結構的該第二部分與該基底之間。

7.如權利要求1所述的半導體裝置，其中該第一晶體管中的該多個第一半導體通道層的數量不同于該第二晶體管中的該多個第二半導體通道層的數量。

8.如權利要求1所述的半導體裝置，其中各該第一半導體通道層的材料組成不同于各該第二半導體通道層的材料組成。

9.如權利要求1所述的半導體裝置，其中各該第一半導體通道層于該垂直方向上的厚度不同于各該第二半導體通道層于該垂直方向上的厚度。

10.如權利要求1所述的半導體裝置，其中各該第一半導體通道層的寬度不同于各該第二半導體通道層的寬度。

11.如權利要求1所述的半導體裝置，其中該第一晶體管為具有第一導電型態的晶體管，該第二晶體管為具有第二導電型態的晶體管，且該第一導電型態與該第二導電型態互補。

12.如權利要求1所述的半導體裝置，其中該第一晶體管為靜態隨機存取存儲器結構中的上拉晶體管，且該第二晶體管為該靜態隨機存取存儲器結構中的下拉晶體管。