[發(fā)明專利]基于FPGA的PCIE低頻光纖橋接系統(tǒng)及方法在審
| 申請?zhí)枺?/td> | 202011013618.3 | 申請日: | 2020-09-24 |
| 公開(公告)號: | CN112350916A | 公開(公告)日: | 2021-02-09 |
| 發(fā)明(設(shè)計)人: | 周苗苗 | 申請(專利權(quán))人: | 天津市英貝特航天科技有限公司 |
| 主分類號: | H04L12/46 | 分類號: | H04L12/46;H04L29/06;G02B6/42 |
| 代理公司: | 天津市尚文知識產(chǎn)權(quán)代理有限公司 12222 | 代理人: | 徐楊陽 |
| 地址: | 300450 天津市濱海新區(qū)自*** | 國省代碼: | 天津;12 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 fpga pcie 低頻 光纖 系統(tǒng) 方法 | ||
1.一種基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,包括VPX連接器、FPGA模塊、串化器模塊、解串器模塊、光模塊和低頻光口模塊,所述光模塊包括發(fā)送光模塊和接收光模塊,所述VPX連接器與FPGA模塊相連接,實(shí)現(xiàn)高速PCIE信號的通信,所述FPGA模塊與串化器模塊相連接,實(shí)現(xiàn)高速PCIE的數(shù)據(jù)到低速并行數(shù)據(jù)流的解析轉(zhuǎn)換,所述串化器模塊與發(fā)送光模塊相連接,實(shí)現(xiàn)低頻串行數(shù)據(jù)的到光協(xié)議轉(zhuǎn)換,所述發(fā)送光模塊與低頻光口相連接,實(shí)現(xiàn)光纖信號的遠(yuǎn)距離發(fā)送;所述解串器模塊與接收光模塊相連接,實(shí)現(xiàn)光協(xié)議到低頻串行數(shù)據(jù)的轉(zhuǎn)換,所述接收光模塊與低頻光口相連接,實(shí)現(xiàn)光纖信號的遠(yuǎn)距離接收。
2.根據(jù)權(quán)利要求1所述的基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,所述FPGA模塊包括PCIE高速模塊、AXI協(xié)議轉(zhuǎn)換模塊和低頻濾波模塊。
3.根據(jù)權(quán)利要求1所述的基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,所述串化器模塊包括LVDS串行器DS99R103。
4.根據(jù)權(quán)利要求1所述的基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,所述解串器模塊包括LVDS解串器DS99R104。
5.根據(jù)權(quán)利要求1所述的基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,所述光模塊包括并行接收光模塊JM048L-12R8312301和并行發(fā)送光模塊JM048L-12T8312301。
6.根據(jù)權(quán)利要求1所述的基于FPGA的PCIE低頻光纖橋接系統(tǒng),其特征在于,所述低頻光口包括SC光纖接頭。
7.一種基于FPGA的PCIE低頻光纖橋接方法,包括以下步驟:
下行傳輸時:高速PCIE信號通過VPX連接器接入橋接系統(tǒng),輸入數(shù)據(jù)流與FPGA模塊相連,在FPGA模塊中,PCIE高速模塊采用AXI IP核實(shí)現(xiàn)高速PCIEx4的協(xié)議解析,AXI協(xié)議轉(zhuǎn)換模塊采用自定義AXI接口IP實(shí)現(xiàn)AXI總線地址映射,低頻濾波模塊采集并口數(shù)據(jù)流數(shù)據(jù)進(jìn)行濾波處理,將濾波后的數(shù)據(jù)寫入AXI總線發(fā)送寄存器地址,F(xiàn)PGA模塊輸出的并口數(shù)據(jù)流輸入串化器模塊,實(shí)現(xiàn)低頻端并口數(shù)據(jù)的LVDS串行化,串化后的低頻串行數(shù)據(jù)與發(fā)送光模塊相連接,實(shí)現(xiàn)光信號的轉(zhuǎn)換,發(fā)送光模塊與低頻光口相連接,采用SC光纖接頭實(shí)現(xiàn)光信號的遠(yuǎn)距離傳輸;
上行傳輸時:光信息通過低頻光口接入橋接系統(tǒng),接收光模塊實(shí)現(xiàn)接收到的光信息與電信號的轉(zhuǎn)換,將光信息轉(zhuǎn)換成低頻串行數(shù)據(jù),輸入解串器模塊,實(shí)現(xiàn)串行數(shù)據(jù)流的并行解串化,解串后的并行數(shù)據(jù)流輸入到FPGA模塊,在FPGA模塊的低頻濾波模塊中對采集到的低頻并行數(shù)據(jù)進(jìn)行濾波處理,并根據(jù)AXI總線地址寫入接收寄存器地址,由AXI協(xié)議轉(zhuǎn)換模塊實(shí)現(xiàn)低頻數(shù)據(jù)到AXI總線的傳輸,經(jīng)過PCIE高速模塊AXI IP核實(shí)現(xiàn)高速PCIE總線的數(shù)據(jù)接收。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于天津市英貝特航天科技有限公司,未經(jīng)天津市英貝特航天科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011013618.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 一種安裝PCIE卡的設(shè)備
- 一種PCIe設(shè)備管理方法及裝置
- 一種高速外設(shè)部件互連標(biāo)準(zhǔn)卡及其使用方法和裝置
- 一種基于PCIESwitch的PCIE信號擴(kuò)展系統(tǒng)及方法
- 一種基于PCIE Switch的PCIE信號擴(kuò)展系統(tǒng)
- PCIe設(shè)備共享網(wǎng)絡(luò)的生成方法、裝置及系統(tǒng)
- 一種PCIE設(shè)備的對接方法及PCIE設(shè)備
- 一種PCIE擴(kuò)展卡、相應(yīng)主機(jī)和PCIE信號擴(kuò)展方法
- 一種PCIe總線地址空間分配方法及裝置
- 一種服務(wù)器CPU適配PCIE板卡的方法





