[發明專利]用于容錯量子計算機的并行流設備和方法

在審

• 申請號: 202011010776.3
• 申請日: 2020-09-23
• 公開（公告）號: CN112926741A
• 公開（公告）日: 2021-06-08
• 發明（設計）人: J·霍加博亞姆;X·鄒;S·普雷馬拉特內;N·哈馬西
• 申請（專利權）人: 英特爾公司
• 主分類號: G06N10/00
• 分類號: G06N10/00;G06F11/07
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李偉森;姜冰

1. 一種處理器，包括：

耦合到系統存儲器的存儲器接口；以及

多個流多處理器，每個流多處理器用以并行執行多個指令流，所述指令流包含量子指令，每個流多處理器包括：

指令高速緩存，用以存儲從所述存儲器獲取的第一多個所述量子指令；

指令發布電路，用以分派所述第一多個所述量子指令中的每個量子指令以便進行執行；

多個并行量子執行電路，每個并行量子執行電路用以執行所述第一多個量子指令的子集，所述第一多個量子指令中的兩個或更多個量子指令要由所述并行量子執行電路中的對應兩個或更多個并行量子執行電路并行執行；以及

多個波生成器，用以響應于所述第一多個量子指令中的每一個的執行而接收來自所述多個并行量子執行電路的信號，所述波生成器響應性地生成模擬波形以控制量子處理器的量子比特。

2.如權利要求1所述的處理器，其中每個波生成器將根據由并行量子執行電路所執行的對應量子指令來生成波以控制一個或多個量子比特。

3.如權利要求1至2任一項所述的處理器，其中所述指令發布電路將以基于在所述第一多個所述量子指令中的量子指令之間的數據和/或資源依賴關系的順序來分派所述第一多個量子指令。

4.如權利要求3所述的處理器，其中所述數據和/或資源依賴關系將由編譯器檢測和/或由所述指令發布電路動態檢測。

5.如權利要求1至4任一項所述的處理器，其中所述多個并行量子執行電路中的每一個被直接耦合到所述多個波生成器中的一個，其中波生成器將基于從直接耦合的并行量子執行電路所接收的信號來生成模擬波形以控制量子比特。

6.如權利要求1至5任一項所述的處理器，進一步包括：

多個寄存器，用以存儲要由所述多個并行量子執行電路使用以執行所述第一多個所述量子指令中的所述量子指令的操作數值，其中每個量子指令包括一個或多個操作數以識別在所述多個寄存器中的對應一個或多個寄存器中的所述操作數值中的一個或多個。

7.如權利要求1至6任一項所述的處理器，進一步包括：

耦合到所述多個并行量子執行電路的本地存儲器和/或高速緩存，所述本地存儲器和/或高速緩存用以存儲在所述量子指令的執行期間要由所述并行量子執行電路使用的數據。

8.如權利要求1至7任一項所述的處理器，其中所述第一多個量子指令的所述子集包括一個或多個量子測量指令，所述處理器進一步包括：

一個或多個測量單元，用以根據在由所述并行量子執行電路執行時的所述一個或多個量子測量指令來執行量子比特的測量。

9.如權利要求1至8任一項所述的處理器，其中所述存儲器接口被進一步耦合到主機處理器，其中所述主機處理器將執行一個或多個非量子指令并且響應性地在所述多個指令流中將所述量子指令路由到所述流多處理器。

10.一種方法，包括：

生成包含量子指令的多個指令流；

調度包含第一多個所述量子指令的第一指令流以便在第一流多處理器上執行；

分派所述第一指令流的所述第一多個量子指令以便在所述第一流多處理器的多個量子執行電路上執行，每個量子執行電路用以執行所述第一多個量子指令的子集，所述第一多個量子指令中的兩個或更多個量子指令要由所述量子執行電路中的對應兩個或更多個并行執行；以及

響應于所述第一多個量子指令中的每一個的執行而由多個波生成器接收來自所述多個量子執行電路的信號；以及

響應性地生成模擬波形以控制量子處理器的量子比特。

11.如權利要求10所述的方法，其中每個波生成器將根據由并行量子執行電路所執行的對應量子指令來生成波以控制一個或多個量子比特。