[發明專利]具有堆疊的邏輯芯片和存儲器堆疊的多芯片模塊

在審

• 申請號: 202011008262.4
• 申請日: 2020-09-23
• 公開（公告）號: CN113053869A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: A·沙爾馬;H·J·劉;V·H·萊;H·E·蘇姆布爾;P·克納格;陳耕和;R·克里什納墨菲
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/48;H01L21/98
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李嘯;姜冰

1.一種設備，包括：

半導體芯片堆疊，所述半導體芯片堆疊包括邏輯芯片和存儲器堆疊，其中所述邏輯芯片包括GPU和CPU中的至少一個；以及

半導體芯片襯底，所述半導體芯片堆疊被安裝在所述半導體芯片襯底上，至少一個其它邏輯芯片被安裝在所述半導體芯片襯底上，所述半導體芯片襯底包括用于使所述半導體芯片堆疊與所述至少一個其它邏輯芯片互連的布線。

2.根據權利要求1所述的設備，其中所述存儲器堆疊在所述半導體芯片襯底與所述邏輯芯片之間。

3.根據權利要求2所述的設備，其中所述存儲器堆疊的頂部存儲器芯片的背面與所述邏輯芯片的面通過接口連接。

4.根據權利要求3所述的設備，其中所述邏輯芯片的襯底包括硅通孔。

5.根據權利要求2所述的設備，其中所述存儲器堆疊的頂部存儲器芯片的面與所述邏輯芯片的面通過接口連接。

6.根據權利要求5所述的設備，其中所述邏輯芯片的襯底包括硅通孔。

7.根據權利要求2所述的設備，其中功率被提供給在所述邏輯芯片的頂表面處的所述邏輯芯片。

8.根據權利要求1所述的設備，其中所述邏輯芯片在所述半導體芯片襯底與所述存儲器堆疊之間。

9.根據權利要求8所述的設備，其中所述邏輯芯片的背面與所述存儲器堆疊的底部存儲器芯片的面通過接口連接。

10.根據權利要求9所述的設備，其中所述存儲器堆疊的所述底部存儲器芯片的襯底包括硅通孔。

11.根據權利要求8所述的設備，其中所述邏輯芯片的面與所述存儲器堆疊的底部存儲器芯片的面通過接口連接。

12.根據權利要求11所述的設備，其中所述存儲器堆疊的底部存儲器芯片的襯底包括硅通孔。

13.根據權利要求8所述的設備，其中功率被提供給在所述存儲器堆疊的頂表面處的所述存儲器堆疊。

14.一種計算系統，包括：

聯網接口；

非易失性大容量存儲設備；以及

多芯片模塊，所述多芯片模塊包括以下a）和b）：

a）半導體芯片堆疊，所述半導體芯片堆疊包括邏輯芯片和存儲器堆疊，其中所述邏輯芯片包括GPU和CPU中的至少一個；

b）半導體芯片襯底，所述半導體芯片堆疊被安裝在所述半導體芯片襯底上，至少一個其它邏輯芯片被安裝在所述半導體芯片襯底上，所述半導體芯片襯底包括用于使所述半導體芯片堆疊與所述至少一個其它邏輯芯片互連的布線。

15.根據權利要求14所述的計算系統，其中所述存儲器堆疊在所述半導體芯片襯底與所述邏輯芯片之間。

16.根據權利要求15所述的計算系統，其中功率被提供給在所述邏輯芯片的頂表面處的所述邏輯芯片。

17.根據權利要求14所述的計算系統，其中所述邏輯芯片在所述半導體芯片襯底與所述存儲器堆疊之間。

18.根據權利要求17所述的計算系統，其中功率被提供給在所述存儲器堆疊的頂表面處的所述存儲器堆疊。

19.根據權利要求15所述的計算系統，其中功率通過所述半導體芯片襯底被提供給所述存儲器堆疊和所述邏輯芯片中的至少一個。

20.一種方法，包括：

使多個存儲器芯片晶圓和邏輯芯片晶圓堆疊；

對堆疊的存儲器芯片晶圓和邏輯芯片晶圓進行切割，以形成堆疊的邏輯芯片和存儲器堆疊；

將所述堆疊的邏輯芯片和存儲器堆疊安裝在半導體芯片襯底上；以及，

將至少一個其它邏輯芯片安裝到所述半導體芯片襯底。