[發明專利]基于FPGA的改進型設備數據采集終端及其使用方法有效
| 申請號: | 202011006254.6 | 申請日: | 2020-09-23 |
| 公開(公告)號: | CN112099411B | 公開(公告)日: | 2022-10-14 |
| 發明(設計)人: | 官魯衛 | 申請(專利權)人: | 廣西快快科技有限公司 |
| 主分類號: | G05B19/042 | 分類號: | G05B19/042 |
| 代理公司: | 合肥信誠兆佳知識產權代理事務所(特殊普通合伙) 34159 | 代理人: | 尉敏 |
| 地址: | 545000 廣西壯族自治區柳州市柳東新區雙仁路1*** | 國省代碼: | 廣西;45 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 改進型 設備 數據 采集 終端 及其 使用方法 | ||
1.基于FPGA的改進型設備數據采集終端,包括外殼,可拆卸設于外殼內的集成板(1)以及安裝在外殼內的基于FPGA的數據采集處理板,AD數據轉換板,數字信號處理DSP板;
其中,
所述基于FPGA的數據采集處理板,用于發出AD數據采集轉換控制時序,用于由FPGA下降沿控制開始數據采集,由FPGA上升沿控制AD數據轉換板開始A/D轉換;還用于將所采集的數據存入FPGA內部實現的雙口RAM;
所述AD數據轉換板與所述基于FPGA的數據采集處理板相連,用于在所述基于FPGA的數據采集處理板發現的轉換控制指令,對所采集的數據進行轉換;
所述數字信號處理DSP板與所述基于FPGA的數據采集處理板相連,用于通過所述雙口RAM異步讀取所采集的數據,并用于對數據進行濾波,同時將濾波后的數據放回FPGA;
所述外殼包括固定殼體(201)、翻轉殼體(202)以及端蓋(3),固定殼體(201)和翻轉殼體以及端蓋(3)組成矩形盒狀結構,固定殼體(201)的一側板開設缺口(101),翻轉殼體(202)的一側具有位于缺口(101)內的連接部(21),連接部(21)和缺口(101)內壁通過銷軸轉動連接,且銷軸上轉動套接有主動齒輪(4);
所述集成板(1)設于固定殼體(201)內,固定殼體(201)內安裝用于固定集成板(1)的定位機構;
所述定位機構包括轉動連接在固定殼體(201)內的轉軸(5),固定安裝在轉軸(5)上的從動齒輪(6),所述轉軸(5)上纏繞固定有牽引繩(7),固定殼體(201)內還設有定滑輪(8),牽引繩(7)的一端繞過定滑輪(8)、并連接有定位柱(10),所述定位柱(10)的一側固定連接桿(9),連接桿(9)的另一端與固定殼體(201)內壁滑動連接,所述集成板(1)上開設與定位柱(10)配合的定位槽(11),所述集成板(1)的一側開設槽口(12),槽口(12)內滑動連接有能夠伸出集成板(1)的擠壓塊(13),擠壓塊(13)和槽口(12)內壁通過第一彈簧(14)連接,且連接桿(9)和固定殼體(201)內壁通過第二彈簧(16)連接;
所述基于FPGA的AD數據采集系統的外殼在和集成板(1)安裝配合時,轉動翻轉殼體(202 )使其外翻,主動齒輪(4)跟隨銷軸轉動,主動齒輪(4)驅動從動齒輪(6)轉動,從動齒輪(6)帶動轉軸(5)轉動,從而使得牽引繩(7)逐漸纏繞收攏到轉軸(5)上,牽引繩(7)的末端拉動定位柱(10)上移,使得定位柱(10)與集成板(1)上的定位槽(11)分離,并且在第一彈簧(14)的回復力作用下,擠壓塊(13)推動集成板從端蓋(3)打開呈現的敞口處彈出。
2.根據權利要求1所述的基于FPGA的改進型設備數據采集終端,其特征在于,所述系統還包括:同步動態隨機存儲器SDRAM板,所述同步動態隨機存儲器SDRAM板與所述數字信號處理DSP板相連,用于動態存儲DSP板相關數據。
3.根據權利要求1所述的基于FPGA的改進型設備數據采集終端,其特征在于,所述基于FPGA的數據采集處理板具有與外部CPU的通信接口,所述通信接口用于CPU讀取所述數據采集處理板中的濾波后的數據。
4.根據權利要求1所述的基于FPGA的改進型設備數據采集終端,其特征在于,所述AD數據轉換板為至少兩塊6路PCB板;所述數據采集處理板為一塊PCB板,板上的FPGA用于產生12路AD數據采集時序。
5.根據權利要求1所述的基于FPGA的改進型設備數據采集終端,其特征在于,所述AD數據轉換板為AD7893芯片,所述AD數據采集轉換控制時序的周期為12us。
6.根據權利要求1所述的基于FPGA的改進型設備數據采集終端,其特征在于,所述基于FPGA的數據采集處理板分為四個區,包括:AD數據采集轉換時序控制區、VBUS總線接口通信區、DSPEMIF總線接口通信區和雙口RAM區。
7.根據權利要求1-6中任一項所述的基于FPGA的改進型設備數據采集終端的使用方法,其特征在于,所述方法包括:
由FPGA發出AD數據采集轉換控制時序,對AD芯片由FPGA上升沿控制開始A/D轉換,對FPGA內部由FPGA下降沿控制開始數據采集;利用FPGA內部剩余資源實現雙口RAM,異步進行AD數據接收和數據處理。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于廣西快快科技有限公司,未經廣西快快科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011006254.6/1.html,轉載請聲明來源鉆瓜專利網。





