[發明專利]改善雪崩能力的超結終端結構及制造方法

在審

• 申請號: 202011005472.8
• 申請日: 2020-09-23
• 公開（公告）號: CN112349769A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 肖曉軍;張園園;張軍亮
• 申請（專利權）人: 西安龍飛電氣技術有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 李罡

本發明涉及一種改善雪崩能力的超結終端結構制造方法，在N+襯底上生長N?外延；在N?外延注入N型雜質，在終端區的注入尺寸為X3＞X2＞X1；在N?外延表面，刻蝕出深溝槽后生長P型外延，使之填充滿深溝槽；進行CMP工藝，將深溝槽外的P型外延及N?外延一并去掉，形成N柱P柱相交替的超結結構；通過PW光刻板注入體區并退火形成PWELL區；淀積場氧層成并回刻，通過柵氧、多晶硅淀積回刻形成gate，再注入As或P，推阱形成N?source；淀積ILD并回刻，孔注，最后淀積金屬并回刻，形成器件的最終結構。本發明在相同的雪崩能力要求下，可以有效的減小終端面積，提高器件的電流處理能力，降低器件成本。

技術領域

本發明屬于半導體分立器件技術領域，具體涉及一種改善雪崩能力的超結終端結構及制造方法。

背景技術

超結VDMOS是一種發展迅速、應用廣泛的新型功率半導體器件。它在普通垂直雙擴散金屬氧化物半導體（VDMOS）基礎上，引入超結（Superjunction）結構，使之即具有VDMOS輸入阻抗高、開關速度快、工作頻率高、電壓控制、熱穩定性好、驅動電路簡單，又克服了VDMOS的導通電阻與擊穿電壓成2 .5次方關系急劇增加的缺點。目前超結VDMOS已廣泛應用于電腦、手機、照明以及液晶或等離子電視機和游戲機等消費電子產品的電源或適配器。

傳統VDMOS雪崩擊穿時寄生BJT引起的二次擊穿效應嚴重制約了VDMOS器件的雪崩能力，Pbody區附近不可避免地寄生著一個雙極型晶體管BJT，Pbody區構成寄生BJT的基區，同時寄生BJT的集電極與發射極也分別為VDMOS的漏極和源極，此外寄生BJT存在從VDMOS源極到Pbody區的等效電阻RB。當VDMOS處于阻斷狀態時，隨著漏源電壓的增加，器件內部電場逐漸增大，泄漏電流也隨之增大。部分泄漏電流流過BJT體區時，等效電阻RB兩端產生壓降，該壓降等于寄生三極管BJT的VBE，VDMOS接近雪崩擊穿時，泄漏電流急劇增大，如果RB上的壓降足夠使得寄生三極管開啟，寄生BJT將引起二次擊穿效應。對于超結MOSFET而言，要避免寄生BJT的開啟，就需要使雪崩時流過RB的電流減小，因此在一定的雪崩電流條件下，超結器件的擊穿點位置的設計就變得尤為重要，目前主要是通過使P區電荷大于N區電荷來使擊穿點發生在體內或P柱的底部來減小流過RB的電流，但這種情況下終端的電勢就會向邊緣集中，引起結終端外邊緣擊穿，要解決這一問題就要增加終端trench的數量，但這會導致結終端面積增大。

結終端作為功率半導體器件的重要組成部分，對系統性能的實現和改善起到至關重要的作用。對結終端結構的要求包括面積效率高和可靠性好等多個方面。其中功率器件的面積效率對結終端結構非常依賴，當結終端所占的面積減小時，在同樣的芯片面積上，有源區的面積增大，這樣就能夠提高電流的處理能力。

發明內容

本發明的目的是提供一種改善雪崩能力的超結終端結構及制造方法，在保證小尺寸終端的前提下，可以有效改善器件的雪崩能量，保障電流處理能力及器件可靠性。

本發明所采用的技術方案為：

改善雪崩能力的超結終端結構制造方法，其特征在于：

所述方法包括以下步驟：

步驟1：在N+襯底上生長一層N-外延；

步驟2：在N-外延注入N型雜質，在終端區的注入尺寸為X3＞X2＞X1；

步驟3：在N-外延表面，通過Trench光刻板，刻蝕出深溝槽后生長P型外延，使之填充滿深溝槽；進行CMP工藝，將深溝槽外的P型外延及N-外延一并去掉，形成N柱P柱相交替的超結結構；

步驟4：通過PW光刻板注入體區并退火形成PWELL區；

步驟5：淀積場氧層成并回刻，通過柵氧、多晶硅淀積回刻形成gate，再注入As或P，推阱形成N-source；