[發(fā)明專利]半導體結構的形成方法

在審

• 申請?zhí)枺?/td>: 202011003877.8
• 申請日: 2020-09-22
• 公開（公告）號: CN114256137A
• 公開（公告）日: 2022-03-29
• 發(fā)明（設計）人: 韓靜利;荊學珍;張浩;于海龍;張?zhí)锾?/a>;雒建明
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構的形成方法，包括：提供襯底；在襯底上形成介質層以及位于介質層內的初始導電層，所述介質層暴露出初始導電層頂部表面；對部分所述初始導電層進行改性處理，形成導電層和位于導電層上的改性層；去除所述改性層。所述方法形成的半導體結構性能得到了提升。

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種半導體結構的形成方法。

背景技術

金屬互連結構是半導體器件中不可或缺的結構，用于實現(xiàn)有源區(qū)與有源區(qū)之間的互連、晶體管和晶體管之間的互連、或者不同層金屬線之間的互連，完成信號的傳輸和控制。因此，在半導體制造過程中，金屬互連結構的形成對半導體器件的性能以及半導體制造成本有著很大的影響。為了增加器件的密度，在集成電路中的半導體器件的尺寸已經被不斷減小，為了實現(xiàn)各個半導體器件的電連接，通常需要多層互連結構。

一般的，在半導體器件制造過程的后端互連工藝中，第一層金屬層(M1)需要與下層的有源器件結構(包含源漏區(qū)域和柵極結構區(qū)域)之間形成電學連接。因此，在形成第一層金屬層之前，通常需要預先形成半導體器件的局部互連結構(Local Interconnect)。所述局部互連結構包含：與下層的源漏區(qū)之間電連接的第零層金屬層(M0)、以及與柵極結構之間電連接的第零層柵金屬層(M0G)。

然而，現(xiàn)有技術中具有局部互連結構的制造工藝有待提升，且形成的半導體結構的性能有待進一步提高。

發(fā)明內容

本發(fā)明解決的技術問題是提供一種半導體結構的形成方法，以提升半導體結構的性能。

為解決上述技術問題，本發(fā)明技術方案提供一種半導體結構的形成方法，包括：提供襯底；在襯底上形成介質層以及位于介質層內的初始導電層，所述介質層暴露出初始導電層頂部表面；對部分所述初始導電層進行改性處理，形成導電層和位于導電層上的改性層；去除所述改性層。

可選的，對所述初始導電層進行改性處理的工藝包括氧化工藝。

可選的，所述氧化工藝包括氣體氧化工藝，所述氧化工藝的氣體包括含氧氣或臭氧的氣體。

可選的，對部分所述初始導電層進行改性處理之前，還包括：在介質層上和初始導電層上形成覆蓋層，所述覆蓋層的材料與所述初始導電層的材料相同。

可選的，所述覆蓋層的形成方法包括：在介質層上和初始導電層上形成初始覆蓋層；對所述初始覆蓋層進行第一退火處理，形成所述覆蓋層。

可選的，形成初始覆蓋層的工藝包括原子層沉積工藝或電鍍工藝。

可選的，所述初始導電層的形成方法包括：在襯底上形成初始介質層；在初始介質層上形成圖形化的掩膜層；以所述圖形化的掩膜層為掩膜，刻蝕所述初始介質層，直至暴露出襯底表面，形成介質層和位于介質層內的開口；在開口內和介質層上形成導電材料層；對所述導電材料層進行第二退火處理，形成過渡導電材料層；平坦化所述過渡導電材料層，直至暴露出介質層表面，形成所述初始導電層。

可選的，所述導電材料層的形成工藝包括電鍍工藝。

可選的，平坦化所述過渡導電材料層的工藝包括化學機械拋光工藝。

可選的，在開口內和介質層上形成導電材料層之前，還包括：在開口內和介質層上形成粘附層。

可選的，所述粘附層的材料包括金屬和金屬化合物中的一者或兩者；所述金屬包括鈦或鉭；所述金屬化合物包括氮化鈦或氮化鉭。

可選的，去除所述改性層之后，還包括：去除所述導電層暴露出的粘附層。

可選的，形成導電層和位于導電層上的改性層之后，去除改性層之前，還包括：去除改性層側壁的粘附層。

可選的，所述初始導電層的材料包括金屬，所述金屬包括鈷。