[發(fā)明專利]針對(duì)非易失性存儲(chǔ)器的自動(dòng)遞增寫入計(jì)數(shù)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010997363.2
• 申請(qǐng)日: 2020-09-21
• 公開（公告）號(hào): CN113129949A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計(jì)）人: S·卡瓦米
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G11C7/10
• 分類號(hào): G11C7/10
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 劉瑜

1.一種非易失性存儲(chǔ)器設(shè)備，包括：

多個(gè)非易失性(NV)存儲(chǔ)器陣列，其用于共同地存儲(chǔ)數(shù)據(jù)塊，每個(gè)陣列用于存儲(chǔ)所述數(shù)據(jù)塊的一部分，并且所述NV存儲(chǔ)器陣列中的一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)針對(duì)所述數(shù)據(jù)塊的寫入計(jì)數(shù)；以及

命令總線接口，其用于接收寫入命令以將所述數(shù)據(jù)塊寫入所述NV存儲(chǔ)器陣列，其中，響應(yīng)于接收到所述寫入命令，所述NV存儲(chǔ)器陣列用于執(zhí)行所述NV存儲(chǔ)器陣列中的所述數(shù)據(jù)塊的內(nèi)部預(yù)寫入讀取，其中，所述一個(gè)NV存儲(chǔ)器陣列用于執(zhí)行所述寫入計(jì)數(shù)的預(yù)寫入讀取，遞增所述一個(gè)NV存儲(chǔ)器陣列內(nèi)部的所述寫入計(jì)數(shù)，并且將遞增的寫入計(jì)數(shù)寫入所述一個(gè)NV存儲(chǔ)器陣列。

2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器設(shè)備，其中，所述NV存儲(chǔ)器陣列包括單獨(dú)的NV存儲(chǔ)器芯片。

3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器設(shè)備，其中，所述一個(gè)NV存儲(chǔ)器陣列還用于存儲(chǔ)錯(cuò)誤檢查和校正(ECC)數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器設(shè)備，其中，所述NV存儲(chǔ)器陣列還包括用于存儲(chǔ)寫入計(jì)數(shù)配置的寄存器，并且其中，所述一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)針對(duì)寫入計(jì)數(shù)模式的寄存器配置，并且其他NV存儲(chǔ)器陣列用于存儲(chǔ)不啟用所述寫入計(jì)數(shù)模式的寄存器配置。

5.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器設(shè)備，其中，所述NV存儲(chǔ)器陣列還包括自動(dòng)遞增硬件，其中，所述寫入計(jì)數(shù)模式用于選擇性地啟用或禁用所述自動(dòng)遞增硬件。

6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器設(shè)備，其中，所述NV存儲(chǔ)器陣列用于執(zhí)行所述NV存儲(chǔ)器陣列中的所述數(shù)據(jù)塊的所述預(yù)寫入讀取，將所述NV存儲(chǔ)器陣列中的數(shù)據(jù)與要被寫入的數(shù)據(jù)進(jìn)行比較，并且僅寫入由于所述寫入命令而具有不同的值的位。

7.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器設(shè)備，其中，所述一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)寫入閾值，并且響應(yīng)于所述寫入計(jì)數(shù)達(dá)到所述寫入閾值而將警報(bào)傳遞到相關(guān)聯(lián)的控制器。

8.一種系統(tǒng)，包括：

控制器；以及

非易失性存儲(chǔ)器設(shè)備，其包括：

多個(gè)非易失性(NV)存儲(chǔ)器陣列，其用于共同地存儲(chǔ)數(shù)據(jù)塊，每個(gè)陣列用于存儲(chǔ)所述數(shù)據(jù)塊的一部分，并且所述NV存儲(chǔ)器陣列中的一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)針對(duì)所述數(shù)據(jù)塊的寫入計(jì)數(shù)；以及

命令總線接口，其用于接收寫入命令以將所述數(shù)據(jù)塊寫入所述NV存儲(chǔ)器陣列，其中，響應(yīng)于接收到所述寫入命令，所述NV存儲(chǔ)器陣列用于執(zhí)行所述NV存儲(chǔ)器陣列中的所述數(shù)據(jù)塊的內(nèi)部預(yù)寫入讀取，其中，所述一個(gè)NV存儲(chǔ)器陣列用于執(zhí)行所述寫入計(jì)數(shù)的預(yù)寫入讀取，遞增所述一個(gè)NV存儲(chǔ)器陣列內(nèi)部的所述寫入計(jì)數(shù)，并且將遞增的寫入計(jì)數(shù)寫入所述一個(gè)NV存儲(chǔ)器陣列。

9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述NV存儲(chǔ)器陣列包括單獨(dú)的NV存儲(chǔ)器芯片。

10.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述一個(gè)NV存儲(chǔ)器陣列還用于存儲(chǔ)錯(cuò)誤檢查和校正(ECC)數(shù)據(jù)。

11.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述NV存儲(chǔ)器陣列還包括用于存儲(chǔ)寫入計(jì)數(shù)配置的寄存器，并且其中，所述一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)針對(duì)寫入計(jì)數(shù)模式的寄存器配置，并且其他NV存儲(chǔ)器陣列用于存儲(chǔ)不啟用所述寫入計(jì)數(shù)模式的寄存器配置。

12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述NV存儲(chǔ)器陣列還包括自動(dòng)遞增硬件，其中，所述寫入計(jì)數(shù)模式用于選擇性地啟用或禁用所述自動(dòng)遞增硬件。

13.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述一個(gè)NV存儲(chǔ)器陣列用于存儲(chǔ)寫入閾值，并且響應(yīng)于所述寫入計(jì)數(shù)達(dá)到所述寫入閾值而將警報(bào)傳遞到所述控制器。