[發明專利]一種形成淺溝槽隔離的方法

在審

• 申請號: 202010994037.6
• 申請日: 2020-09-21
• 公開（公告）號: CN114256130A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 安勝璟;胡艷鵬;盧一泓
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/308
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本發明公開了一種形成淺溝槽隔離的方法，包括：提供半導體襯底；在所述半導體襯底上形成氧化物和氮化物；將所述氮化物進行圖案化處理形成氮化物掩膜，并露出要形成溝槽的目標區域；刻蝕所述目標區域至所述半導體襯底以形成所述溝槽；填充所述溝槽；采用至少兩個階段刻蝕去除所述氮化物掩膜，其中，所述氮化物與所述氧化物之間的選擇比在刻蝕過程中遞增。上述方案中，由于氮化物與氧化物之間的選擇比在刻蝕氮化物的過程中是變化的，有效的控制了溝槽隔離表面的凹陷程度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種形成淺溝槽隔離的方法。

背景技術

在半導體技術中，淺溝槽隔離結構是半導體器件中重要的功能結構，通過淺溝槽隔離結構能夠將半導體器件的有源區之間進行隔離。現有技術中，形成淺溝槽隔離結構，通常是利用氮化物在半導體基底上形成掩膜進行刻蝕，形成溝槽，并在溝槽中填充絕緣材料，后續再將氮化物清洗掉。但是現有技術中在清洗氮化物的過程中，同時會對淺溝槽隔離結構表面的材料也會受到一定程度的刻蝕，導致淺溝槽隔離結構表面出現凹陷，進而影響半導體器件的性能，如圖1所示，為現有技術中存在表面凹陷的淺溝槽隔離結構的示意圖。

發明內容

本申請實施例通過提供一種形成淺溝槽隔離的方法，解決了現有技術中溝槽隔離結構形成過程中出現的表面凹陷，實現了對溝槽隔離結構表面凹陷的改善，保證了半導體器件的性能。

本說明書實施例提供一種形成淺溝槽隔離的方法，所述方法包括：

提供半導體襯底；

在所述半導體襯底上形成氧化物和氮化物；

將所述氮化物進行圖案化處理形成氮化物掩膜，并露出要形成溝槽的目標區域；

刻蝕所述目標區域至所述半導體襯底以形成所述溝槽；

填充所述溝槽；

采用至少兩個階段刻蝕去除所述氮化物掩膜，其中，所述氮化物與所述氧化物之間的選擇比在刻蝕過程中遞增。

可選地，所述采用至少兩個階段刻蝕區域所述氮化物掩膜，包括：

針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕參數去除所述氮化物掩膜，其中，所述刻蝕參數為刻蝕溫度和/或刻蝕濃度。

可選地，所述刻蝕溫度的范圍為140℃～168℃。

可選地，所述刻蝕液濃度的范圍為70wt％～95wt％。

可選地，所述針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕參數去除所述氮化物掩膜，包括：

針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕溫度去除所述氮化物掩膜，其中，所述至少兩個階段中，上一階段的刻蝕溫度高于下一階段的刻蝕溫度。

可選地，所述針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕參數去除所述氮化物掩膜，包括：

針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕濃度去除所述氮化物掩膜，其中，所述至少兩個階段中，上一階段的刻蝕濃度高于下一階段的刻蝕濃度。

可選地，所述針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕參數去除所述氮化物掩膜，包括：

針對所述至少兩個階段中的每個階段，采用該階段對應的刻蝕濃度和刻蝕溫度去除所述氮化物掩膜，其中，所述至少兩個階段中，上一階段的刻蝕溫度高于下一階段的刻蝕溫度，且所述上一階段的刻蝕液濃度高于所述下一階段的刻蝕液濃度。