[發(fā)明專利]移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010992952.1
• 申請(qǐng)日: 2020-09-21
• 公開（公告）號(hào): CN112017585A
• 公開（公告）日: 2020-12-01
• 發(fā)明（設(shè)計(jì)）人: 王志沖;李付強(qiáng);劉鵬
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 魏艷新;姜春咸

1.一種移位寄存器，其特征在于，包括：傳輸電路、第一選通電路、輸入及補(bǔ)償電路、第一輸出電路和降噪電路；所述傳輸電路的一端與所述輸入及補(bǔ)償電路連接于第一節(jié)點(diǎn)，所述傳輸電路的另一端、所述降噪電路的第一端與所述第一輸出電路連接于第二節(jié)點(diǎn)，所述第一選通電路、所述輸入及補(bǔ)償電路與所述降噪電路的第二端連接于第三節(jié)點(diǎn)，所述降噪電路的第三端與所述輸入及補(bǔ)償電路連接于第四節(jié)點(diǎn)，所述輸入及補(bǔ)償電路和所述第一輸出電路連接于所述移位寄存器的輸出端；

所述傳輸電路被配置為：響應(yīng)于第一時(shí)鐘信號(hào)端與所述第一節(jié)點(diǎn)之間的電位差的控制，將所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)導(dǎo)通或斷開；

所述第一輸出電路被配置為：響應(yīng)于所述第二節(jié)點(diǎn)的電位的控制，將第二時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)傳輸至所述移位寄存器的輸出端；

所述第一選通電路被配置為：響應(yīng)于所述第一時(shí)鐘信號(hào)端的電位的控制，將第二電壓端所提供的第二電壓信號(hào)傳輸至所述第三節(jié)點(diǎn)；

所述降噪電路被配置為：響應(yīng)于所述第三節(jié)點(diǎn)和所述第四節(jié)點(diǎn)之間的電位差、以及所述第二時(shí)鐘信號(hào)端的電位的控制，將所述第四節(jié)點(diǎn)與所述第二節(jié)點(diǎn)導(dǎo)通或斷開；

所述輸入及補(bǔ)償電路被配置為：響應(yīng)于所述第一時(shí)鐘信號(hào)端和所述第三節(jié)點(diǎn)的電位控制，在移位寄存器的輸入階段和第一降噪階段，將所述移位寄存器的輸入端的信號(hào)傳輸至所述第一節(jié)點(diǎn)，以及將第一電壓端所提供的第一電壓信號(hào)傳輸至所述第四節(jié)點(diǎn)；在移位寄存器的輸出階段，向所述第一節(jié)點(diǎn)和所述第四節(jié)點(diǎn)提供有效電平信號(hào)。

2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述移位寄存器還包括第二輸出電路，所述第二輸出電路與所述第三節(jié)點(diǎn)連接；

所述第二輸出電路被配置為：響應(yīng)于所述第三節(jié)點(diǎn)的電位的控制，將所述第一電壓端所提供的第一電壓信號(hào)傳輸至所述移位寄存器的輸出端。

3.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述移位寄存器還包括：第二選通電路，所述第二選通電路連接在所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)之間；

所述第二選通電路被配置為：響應(yīng)于所述第二節(jié)點(diǎn)的電位的控制，將所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)導(dǎo)通或斷開。

4.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述輸入及補(bǔ)償電路包括：輸入晶體管、第一補(bǔ)償晶體管、第二補(bǔ)償晶體管和第三補(bǔ)償晶體管；

所述輸入晶體管的柵極與所述第一時(shí)鐘信號(hào)端連接，所述輸入晶體管的第一極與所述移位寄存器的輸入端連接，所述輸入晶體管的第二極與所述第一節(jié)點(diǎn)連接；

第一補(bǔ)償晶體管的柵極和第二極均與所述移位寄存器的輸出端連接，所述第一補(bǔ)償晶體管的第一極與所述第一節(jié)點(diǎn)連接；

所述第二補(bǔ)償晶體管的柵極與所述第三節(jié)點(diǎn)連接，所述第二補(bǔ)償晶體管的第一極與所述第一電壓端連接，所述第二補(bǔ)償晶體管的第二極與所述第四節(jié)點(diǎn)連接；

所述第三補(bǔ)償晶體管的柵極和第二極均與所述移位寄存器的輸出端連接，所述第三補(bǔ)償晶體管的第一極與所述第四節(jié)點(diǎn)連接。

5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的移位寄存器，其特征在于，所述傳輸電路包括：傳輸晶體管，所述傳輸晶體管的柵極與所述第一時(shí)鐘信號(hào)端連接，所述傳輸晶體管的第一極與所述第一節(jié)點(diǎn)連接，所述傳輸晶體管的第二極與所述第二節(jié)點(diǎn)連接。

6.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的移位寄存器，其特征在于，所述第一輸出電路包括：第一輸出晶體管和第一電容；

所述第一輸出晶體管的柵極與所述第二節(jié)點(diǎn)連接，所述第一輸出晶體管的第一極與所述第二時(shí)鐘信號(hào)端連接，所述第一輸出晶體管的第二極與所述移位寄存器的輸出端連接；

所述第一電容的一端與所述第一輸出晶體管的柵極連接，所述第一電容的另一端與所述第一輸出晶體管的第二極鏈接。

7.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的移位寄存器，其特征在于，所述降噪電路包括第一降噪晶體管和第二降噪晶體管；

所述第一降噪晶體管的柵極與所述第三節(jié)點(diǎn)連接，所述第一降噪晶體管的第一極與所述第四節(jié)點(diǎn)連接，所述第一降噪晶體管的第二極與所述第二降噪晶體管的第一極連接；

所述第二降噪晶體管的柵極與所述第二時(shí)鐘信號(hào)端連接，所述第二降噪晶體管的第二極與所述第二節(jié)點(diǎn)連接。