[發(fā)明專利]一種數(shù)據(jù)處理方法、裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010989115.3
• 申請(qǐng)日: 2020-09-18
• 公開(kāi)（公告）號(hào): CN112131828B
• 公開(kāi)（公告）日: 2022-06-17
• 發(fā)明（設(shè)計(jì)）人: 王賢坤;周玉龍;于錦輝
• 申請(qǐng)（專利權(quán)）人: 山東云海國(guó)創(chuàng)云計(jì)算裝備產(chǎn)業(yè)創(chuàng)新中心有限公司
• 主分類號(hào): G06F30/398
• 分類號(hào): G06F30/398;G06F11/10
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王云曉

本申請(qǐng)公開(kāi)了一種數(shù)據(jù)處理方法、裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)。本申請(qǐng)公開(kāi)的方法應(yīng)用于FPGA驗(yàn)證平臺(tái)，包括：利用至少一個(gè)數(shù)據(jù)接口接收待處理的數(shù)據(jù)幀；按照存儲(chǔ)起止地址將數(shù)據(jù)幀存儲(chǔ)至FPGA驗(yàn)證平臺(tái)中的存儲(chǔ)器；對(duì)數(shù)據(jù)幀進(jìn)行匹配校驗(yàn)，若匹配校驗(yàn)未通過(guò)，則保留存儲(chǔ)起止地址，以便按照存儲(chǔ)起止地址覆蓋式存儲(chǔ)新的數(shù)據(jù)幀至存儲(chǔ)器；實(shí)時(shí)統(tǒng)計(jì)存儲(chǔ)器的剩余空間，若剩余空間小于預(yù)設(shè)閾值，則按照讀取起止地址讀取存儲(chǔ)器中的已存數(shù)據(jù)幀，更新讀取起止地址和存儲(chǔ)起止地址。本申請(qǐng)利用存儲(chǔ)起止地址和讀取起止地址對(duì)同一存儲(chǔ)器進(jìn)行管理，能夠避免數(shù)據(jù)占用較多存儲(chǔ)資源，本申請(qǐng)?zhí)峁┑囊环N數(shù)據(jù)處理裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)，也同樣具有上述技術(shù)效果。

技術(shù)領(lǐng)域

本申請(qǐng)涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別涉及一種數(shù)據(jù)處理方法、裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

基于FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯門陣列)驗(yàn)證平臺(tái)可以靈活修改代碼進(jìn)行測(cè)試。上位機(jī)會(huì)將測(cè)試相關(guān)數(shù)據(jù)通過(guò)FPGA驗(yàn)證平臺(tái)上的數(shù)據(jù)接口發(fā)送至FPGA驗(yàn)證平臺(tái)，以使FPGA驗(yàn)證平臺(tái)利用這些數(shù)據(jù)進(jìn)行代碼測(cè)試。

在FPGA驗(yàn)證平臺(tái)中的處理器處理數(shù)據(jù)之前，數(shù)據(jù)會(huì)先存入緩存，過(guò)濾掉這些數(shù)據(jù)中的冗余幀或者錯(cuò)誤幀后，有效數(shù)據(jù)會(huì)存入另一緩存，因此在FPGA驗(yàn)證平臺(tái)中，設(shè)置了二級(jí)緩存，測(cè)試相關(guān)數(shù)據(jù)會(huì)被寫入不同緩存，占用的存儲(chǔ)資源較多，也降低了FPGA驗(yàn)證平臺(tái)性能。

因此，在FPGA驗(yàn)證平臺(tái)中，如何避免數(shù)據(jù)占用較多的存儲(chǔ)空間，是本領(lǐng)域技術(shù)人員需要解決的問(wèn)題。

發(fā)明內(nèi)容

有鑒于此，本申請(qǐng)的目的在于提供一種數(shù)據(jù)處理方法、裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)，以在FPGA驗(yàn)證平臺(tái)中，避免數(shù)據(jù)占用較多的存儲(chǔ)空間。其具體方案如下：

第一方面，本申請(qǐng)?zhí)峁┝艘环N數(shù)據(jù)處理方法，應(yīng)用于FPGA驗(yàn)證平臺(tái)，包括：

利用至少一個(gè)數(shù)據(jù)接口接收待處理的數(shù)據(jù)幀；

按照存儲(chǔ)起止地址將所述數(shù)據(jù)幀存儲(chǔ)至所述FPGA驗(yàn)證平臺(tái)中的存儲(chǔ)器；

對(duì)所述數(shù)據(jù)幀進(jìn)行匹配校驗(yàn)，若所述數(shù)據(jù)幀匹配校驗(yàn)未通過(guò)，則保留所述存儲(chǔ)起止地址，以便在利用所述數(shù)據(jù)接口接收到新的數(shù)據(jù)幀時(shí)，按照所述存儲(chǔ)起止地址覆蓋式存儲(chǔ)所述新的數(shù)據(jù)幀至所述存儲(chǔ)器；

實(shí)時(shí)統(tǒng)計(jì)所述存儲(chǔ)器的剩余空間，若所述剩余空間小于預(yù)設(shè)閾值，則按照讀取起止地址讀取所述存儲(chǔ)器中的已存數(shù)據(jù)幀后，更新所述讀取起止地址和所述存儲(chǔ)起止地址。

優(yōu)選地，所述對(duì)所述數(shù)據(jù)幀進(jìn)行匹配校驗(yàn)，包括：

按照預(yù)設(shè)匹配規(guī)則對(duì)所述數(shù)據(jù)幀進(jìn)行特征值匹配，以及對(duì)所述數(shù)據(jù)幀進(jìn)行CRC校驗(yàn)；

若特征值匹配通過(guò)且CRC校驗(yàn)通過(guò)，則確定所述數(shù)據(jù)幀匹配校驗(yàn)通過(guò)；否則，確定所述數(shù)據(jù)幀匹配校驗(yàn)未通過(guò)。

優(yōu)選地，還包括：

若所述數(shù)據(jù)幀匹配校驗(yàn)通過(guò)，則更新所述存儲(chǔ)起止地址，得到更新起止地址，以便在利用所述數(shù)據(jù)接口接收到所述新的數(shù)據(jù)幀時(shí)，按照所述更新起止地址存儲(chǔ)所述新的數(shù)據(jù)幀。

優(yōu)選地，所述更新所述存儲(chǔ)起止地址，得到更新起止地址，包括：

根據(jù)所述存儲(chǔ)起止地址和所述數(shù)據(jù)幀占用的地址長(zhǎng)度計(jì)算所述更新起止地址。

優(yōu)選地，所述按照讀取起止地址讀取所述存儲(chǔ)器中的已存數(shù)據(jù)幀之前，還包括：

控制所述數(shù)據(jù)接口去使能。

優(yōu)選地，所述更新所述讀取起止地址和所述存儲(chǔ)起止地址之后，還包括：

控制所述數(shù)據(jù)接口使能。

優(yōu)選地，所述按照存儲(chǔ)起止地址將所述數(shù)據(jù)幀存儲(chǔ)至所述FPGA驗(yàn)證平臺(tái)中的存儲(chǔ)器之前，還包括：