[發明專利]深溝槽隔離結構的形成方法及半導體器件的形成方法

有效

• 申請號: 202010989073.3
• 申請日: 2020-09-18
• 公開（公告）號: CN111883476B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 劉張李;蒙飛;劉憲周
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/311
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種深溝槽隔離結構的形成方法及半導體器件的形成方法，所述深溝槽隔離結構的形成方法包括：執行第一刻蝕工藝，去除部分厚度的結構層，以在所述結構層中形成至少一個隔離溝槽；執行第二刻蝕工藝，去除所述隔離溝槽底部剩余厚度的所述結構層，以使所述隔離溝槽在厚度方向上貫通所述結構層；在所述隔離溝槽中填充介質層，以形成深溝槽隔離結構。在執行第二刻蝕工藝時，可以去除在所述第一次刻蝕工藝的過程中產生的副產物，由此，可以避免所述副產物的污染；進一步的，在半導體器件的制造方法中，采用本發明提供的深溝槽隔離結構的形成方法形成深溝槽隔離結構，在半導體器件的形成方法中，可以使得形成的半導體器件獲得較好的電學連接。

技術領域

本發明涉及半導體制備技術領域，特別涉及一種深溝槽隔離結構的形成方法及半導體器件的形成方法。

背景技術

隨著集成電路的內部元件的積集度(integration)不斷地提升，相鄰元件之間距離縮短，相鄰元件之間電子干擾的可能性也隨之提高，為此，必須有適當的隔離結構，以避免元件之間的互相干擾。通常將深度在3μm以上的溝槽稱為深溝槽。深溝槽隔離結構在現今的半導體技術中得到較為廣泛的應用，深溝槽隔離結構具有良好的隔離性，可以使得各種高低壓器件例如模擬、數字、高壓以及EE等集成在一起，而不會引起EMI(電磁干擾)的干擾。例如，深溝槽隔離結構可作為隔離結構以隔絕不同操作電壓的電子器件。

現有的深溝槽隔離結構形成的方法通常包括：首先，提供一半導體襯底；然后，在所述半導體襯底上形成工藝層；接著，對所述工藝層進行刻蝕，以在工藝層中形成深溝槽，接著在形成的所述深溝槽中填充介質層，以形成深溝槽隔離結構。但在上述步驟中，特別是在對所述工藝層進行刻蝕時，由于形成的深溝槽具有一定的深度，因此，對工藝層的刻蝕量較大，在刻蝕所述工藝層的過程中，會形成較多的副產物，從而會阻擋所述深溝槽的刻蝕，形成的副產物在后續工藝中會對半導體襯底造成污染，甚至會影響半導體器件的電學連接(例如，接觸結構與半導體襯底之間的連接等)。

發明內容

本發明的目的在于提供一種深溝槽隔離結構的形成方法及半導體器件的形成方法，以解決深溝槽隔離結構在形成過程中產生的副產物較多，因所述副產物造成的污染及對影響半導體器件的電學連接的問題。

為解決上述技術問題，本發明提供一種深溝槽隔離結構的形成方法，包括：提供一半導體襯底，所述半導體襯底上形成有結構層；

執行第一刻蝕工藝，去除部分厚度的所述結構層，以在所述結構層中形成至少一個隔離溝槽；

執行第二刻蝕工藝，去除所述隔離溝槽底部剩余厚度的所述結構層，以使所述隔離溝槽在厚度方向上貫通所述結構層；

在所述隔離溝槽中填充介質層，以形成深溝槽隔離結構，所述深溝槽隔離結構頂面與所述結構層頂面平齊。

可選的，在所述的深溝槽隔離結構的形成方法中，所述第一刻蝕工藝為干法刻蝕；其中，所述第一刻蝕工藝采用的刻蝕氣體為氯氣、碳氣、氫氣和含氟氣體中的至少一種，刻蝕時間為100s～150s。

可選的，在所述的深溝槽隔離結構的形成方法中，所述第二刻蝕工藝為濕法刻蝕；其中，所述第二刻蝕工藝采用的刻蝕溶液為酸性溶液或者雙氧水，刻蝕時間為110s～160s。

可選的，在所述的深溝槽隔離結構的形成方法中，在所述隔離溝槽中填充介質層的方法包括：

形成介質材料層，所述介質材料層填充所述隔離溝槽并延伸覆蓋所述結構層頂面；

平坦化所述介質材料層至所述結構層頂面，以形成所述介質層。

可選的，在所述的深溝槽隔離結構的形成方法中，執行第一刻蝕工藝，去除部分厚度的所述結構層，以在所述結構層中形成至少一個隔離溝槽后，所述隔離溝槽底部剩余厚度的所述結構層的厚度為200埃～500埃。