[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 202010986152.9
• 申請日: 2020-09-18
• 公開（公告）號: CN112563282A
• 公開（公告）日: 2021-03-26
• 發(fā)明（設(shè)計）人: 姜書求;張大鉉;沈在龍;安鐘善;韓智勛
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 趙南;張帆

一種半導體裝置，包括：外圍電路區(qū)，其包括第一襯底和第一襯底上的電路元件；以及存儲器單元區(qū)，其包括：第二襯底，其位于第一襯底的上部分上；柵電極，其彼此間隔開并豎直地堆疊在第二襯底上；溝道結(jié)構(gòu)，其穿過柵電極豎直地延伸到第二襯底；第一分離區(qū)，其穿透溝道結(jié)構(gòu)之間的柵電極并在一個方向上延伸；以及第二分離區(qū)，其豎直地延伸以從上方穿透第二襯底并具有由于寬度的改變而導致的彎曲部分。

相關(guān)申請的交叉引用

于2019年9月26日在韓國知識產(chǎn)權(quán)局提交的標題為“半導體裝置”的韓國專利申請No.10-2019-0118980以引用方式全部并入本文中。

技術(shù)領(lǐng)域

實施例涉及一種半導體裝置。

背景技術(shù)

半導體裝置用于處理大量數(shù)據(jù)，同時其大小逐漸減小，由此驅(qū)使構(gòu)成半導體裝置的半導體元件的集成度提高。可以通過使用豎直晶體管結(jié)構(gòu)代替平面晶體管結(jié)構(gòu)來提高半導體裝置的集成度。

發(fā)明內(nèi)容

實施例涉及一種半導體裝置，包括：外圍電路區(qū)，其包括第一襯底和第一襯底上的電路元件；以及存儲器單元區(qū)，其包括：第二襯底，其位于第一襯底的上部分上；柵電極，其彼此間隔開并豎直地堆疊在第二襯底上；水平導電層，其位于第二襯底與柵電極之間；溝道結(jié)構(gòu)，其穿過柵電極豎直地延伸到第二襯底；第一分離區(qū)，其穿透溝道結(jié)構(gòu)之間的柵電極并在一個方向上延伸；單元區(qū)絕緣層，其覆蓋柵電極的堆疊結(jié)構(gòu)；以及第二分離區(qū)，其豎直地延伸以從上方穿透第二襯底。第二分離區(qū)可以包括第一區(qū)和第二區(qū)，第一區(qū)以溝槽形式從上方向第二襯底內(nèi)側(cè)延伸，第二區(qū)在第二襯底內(nèi)連接到第一區(qū)的下端，第二區(qū)的寬度大于第一區(qū)的寬度，并且第二區(qū)具有圓的外表面。

實施例還涉及一種半導體裝置，包括：外圍電路區(qū)，其包括第一襯底和第一襯底上的電路元件；以及存儲器單元區(qū)，其包括位于第一襯底的上部分上的第二襯底、彼此間隔開并豎直地堆疊在第二襯底上的柵電極、穿過柵電極豎直地延伸到第二襯底的溝道結(jié)構(gòu)、穿過溝道結(jié)構(gòu)之間的柵電極并在一個方向上延伸的第一分離區(qū)、以及豎直地延伸以從上方穿透第二襯底的第二分離區(qū)，第二分離區(qū)具有由于寬度的改變而導致的彎曲部分。

實施例還涉及一種半導體裝置，包括：第一襯底；電路元件，其位于第一襯底上；第一絕緣層，其覆蓋電路元件；第二襯底，其設(shè)置在第一絕緣層上；柵電極，其彼此間隔開并豎直地堆疊在第二襯底上；第二絕緣層，其覆蓋柵電極；以及分離區(qū)，其與柵電極間隔開，穿透第二絕緣層和第二襯底以豎直地延伸到第二襯底，并且具有彎曲部分。

附圖說明

通過參照附圖詳細地描述示例實施例，特征對本領(lǐng)域技術(shù)人員而言將變得顯而易見，在附圖中：

圖1是根據(jù)示例實施例的半導體裝置的示意性平面圖；

圖2A和圖2B是根據(jù)示例實施例的半導體裝置的示意性局部放大圖；

圖3是根據(jù)示例實施例的半導體裝置的示意性截面圖；

圖4A至圖4C是根據(jù)示例實施例的半導體裝置的局部放大圖；

圖5是根據(jù)示例實施例的半導體裝置的示意性截面圖；

圖6是根據(jù)示例實施例的半導體裝置的局部放大圖；

圖7A和圖7B是根據(jù)示例實施例的半導體裝置的示意性截面圖；

圖8A至圖16B是示出了根據(jù)示例實施例的制造半導體裝置的方法中的各階段的示意性截面圖；以及

圖17A至圖18B是示出了根據(jù)示例實施例的制造半導體裝置的方法中的各階段的示意性截面圖。

具體實施方式

在下文中，將參照附圖描述示例實施例。

圖1是根據(jù)示例實施例的半導體裝置的示意性平面圖。