[發明專利]一種受PWM波驅動負載的反饋信號高速采樣保持電路

在審

• 申請號: 202010975358.1
• 申請日: 2020-09-16
• 公開（公告）號: CN112104368A
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 梁偉
• 申請（專利權）人: 紹興文理學院
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 紹興普華聯合專利代理事務所(普通合伙) 33274
• 代理人: 丁建清

1.一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，包括控制時序模塊和積分采樣器，所述控制時序模塊和積分采樣器相連，所述控制時序模塊同步PWM信號并循環輸出，所述控制時序模塊通過控制積分采樣器在大于等于3個PWM信號的周期內對反饋信號進行積分、保持、清零，從而獲得反饋信號的平均值，所述控制時序模塊控制積分采樣器提供至少一個PWM信號周期的時間用于反饋信號積分、至少一個PWM信號周期的時間保持采樣結果和用于A/D采樣、至少一個PWM信號周期的時間用于積分采樣器清零和調節輸出。

2.根據權利要求1所述一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，所述積分采樣器進入保持狀態時，所述控制時序模塊同步觸發進行A/D采樣；所述積分采樣器進入清零狀態時，所述控制時序模塊調節計算并更新控制輸出。

3.根據權利要求1所述一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，所述控制時序模塊包括十進制計數器和雙四輸入端或門芯片，所述十進制計數器將其中一個輸出端反饋到復位端形成三進制計數器，所述十進制計數器剩余輸出端做循環輸出，并與雙四輸入端或門芯片相應的輸入端相連。

4.根據權利要求1所述一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，所述積分采樣器包括采樣電路和整流電路，所述采樣電路分別與整流電路和控制時序模塊相連，所述采樣電路對整流電路的輸出信號進行積分、保持和清零。

5.根據權利要求4所述一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，所述整流電路包括運算放大器U1A、運算放大器U1B、以及外圍器件，所述外圍器件包括電阻R1、電阻R2和二極管D1，所述運算放大器U1A的同向輸入端接地，所述運算放大器U1A的反向輸入端分別接電阻R1的一端和電阻R2的一端，所述電阻R1的另一端作為積分采樣器的信號輸入端VIN，所述運算放大器U1B的同向輸入端分別接電阻R2的另一端和二極管D1的正極，所述二極管D1的負極接運算放大器U1A的輸出端，所述運算放大器U1B的輸出端分別接其反向輸入端和采樣電路，且其公共連接端作為整流電路輸出信號V1的輸出端。

6.根據權利要求4所述一種受PWM波驅動負載的反饋信號高速采樣保持電路，其特征在于，所述采樣電路包括電阻R3、電阻R4、電阻R5、電容C1、MOS管T1、MOS管T2、MOS管T3、MOS管T4、以及運算放大器U2A，所述電阻R3的一端接整流電路，所述電阻R3的另一端分別接電阻R4的一端和MOS管T1的漏極，且其公共連接端作為整流電路輸出信號V2的輸出端，所述MOS管T1的源極接MOS管T2的源極，所述MOS管T2的漏極接地，所述MOS管T1的柵極接MOS管T2的柵極，且其公共連接端接控制時序模塊，所述運算放大器U2A的同向輸入端接地，所述運算放大器U2A的反向輸入端分別接電阻R4的另一端、電容C1的一端和MOS管T3的漏極，所述運算放大器U2A的輸出端分別接電容C1的另一端和電阻R5的一端，且其公共連接端作為積分采樣器的信號輸出端VOUT，所述電阻R5的另一端接MOS管T4的漏極，所述MOS管T4的源極接MOS管T3的源極，所述MOS管T4的柵極接MOS管T3的柵極，且其公共連接端接控制時序模塊。