[發(fā)明專利]一種三維閃存預充方法

有效

• 申請?zhí)枺?/td>: 202010975003.2
• 申請日: 2020-09-16
• 公開（公告）號: CN112053723B
• 公開（公告）日: 2023-05-05
• 發(fā)明（設計）人: 靳磊;王治煜;候偉;賈信磊;李春龍;霍宗亮;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/34;G11C16/04
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李婷婷

本申請?zhí)峁┮环N三維閃存預充方法，用于對三維閃存結構進行預充，所述三維閃存結構的底部選擇柵BSG與共源線CSL相連，連接相同的電壓；所述預充方法在對三維閃存進行預充過程中，在目標時間段內為底部選擇柵BSG與共源線CSL施加大于目標電壓值的電壓，從而能夠加快預充速度，縮短預充時間，在目標時間段內即可使得溝道預充電勢均達到目標值。

技術領域

本發(fā)明涉及半導體器件技術領域，尤其涉及一種三維閃存預充方法。

背景技術

3DNAND是一種新興的閃存類型，通過把內存顆粒堆疊在一起來解決2D或者平面NAND閃存帶來的限制。

編程過程中，按照編程順序可以分為正向編程和反向編程兩種方式，其中，正向編程(Normal?Program?Sequence)方式為：從3D?NAND的離底部最近的選擇管開始編程，自下而上依次編程至離頂部選擇管最近的字線結束；反向編程(Reverse?Program?Sequence)為采用自上而下的編程順序。

仿真結果顯示，反向編程有利于改善3D?NAND的單元間耦合特性(Cell-to-cellinterference)。如圖1所示，為正向編程和反向編程后單元間耦合造成的閾值電壓漂移的對比圖。縱坐標為耦合后閾值電壓分布寬度，從圖1中可以看出，正向編程后的寬度大于反向編程后的寬度，閾值電壓分布寬度越大，干擾越大，因此，反向編程后的閾值電壓分布相對于正向編程后的閾值電壓分布減小，能夠減小編程串擾的發(fā)生。

但是，在反向編程過程中，還存在預充時間較長的問題。

發(fā)明內容

有鑒于此，本發(fā)明提供一種三維閃存預充方法，以解決現有技術中反向編程中，存在的預充時間較長的問題。

為實現上述目的，本發(fā)明提供如下技術方案：

一種三維閃存預充方法，從所述三維閃存的頂端向底端對所述三維閃存的編程單元依次進行編程；所述三維閃存預充方法具體包括：

確定待編程字線；

為所述待編程字線的底部選擇柵提供第一電壓，和其所在共源線提供第二電壓；

其中，所述第一電壓與所述第二電壓相等，且持續(xù)時間段相同；所述第一電壓大于目標電壓值；且持續(xù)時間小于或等于目標時間段。

優(yōu)選地，還包括：

對所述三維閃存的編程字線按照字線與共源線之間的距離進行分區(qū)；

確定所述待編程字線所在分區(qū)；

按照與所述分區(qū)對應的預充操作參數對所述待編程字線進行編程預充；

其中，所述預充操作參數包括：所述第一電壓、所述第一電壓持續(xù)時間段。

優(yōu)選地，沿所述三維閃存的頂端指向底端的方向，多個分區(qū)對應的所述第一電壓依次減小。

優(yōu)選地，沿所述三維閃存的頂端指向底端的方向，多個分區(qū)對應的所述第一電壓的持續(xù)時間依次減小。

優(yōu)選地，沿所述三維閃存的頂端指向底端的方向，多個分區(qū)對應的所述第一電壓依次減小；

且多個分區(qū)對應的所述第一電壓持續(xù)的時間依次減小。

優(yōu)選地，沿所述三維閃存的頂端指向底端的方向，多個分區(qū)對應的所述第一電壓依次減小；

且多個分區(qū)對應的所述第一電壓持續(xù)的時間依次增大。

優(yōu)選地，沿所述三維閃存的頂端指向底端的方向，多個分區(qū)對應的所述預設底部選擇柵電壓依次增大，且所述預設共源線電壓依次增大；

且多個分區(qū)對應的所述預設底部選擇柵電壓持續(xù)的時間依次減小。