[發明專利]證券期貨領域Fpga與計算機之間的DMA傳輸系統和方法

在審

• 申請號: 202010973982.8
• 申請日: 2020-09-16
• 公開（公告）號: CN112115081A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 秦軼軒;王松華;朱志文
• 申請（專利權）人: 南京艾科朗克信息科技有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 南京源古知識產權代理事務所(普通合伙) 32300
• 代理人: 馬曉輝

1.一種證券領域 Fpga與計算機之間的DMA傳輸系統，其特征在于：包括：PIO引擎，DMA引擎，DMA組包模塊，DMA解包模塊，仲裁模塊、寄存器模塊以及PCIE IP核，PCIE IP核用于Fpga和PCIE總線進行交互；PIO引擎包括PIO讀寫和DMA下行傳數，PCIE開辟兩個空間，其中給一個用于PIO讀寫控制寄存器和狀態寄存器；另一個用于DMA下行數據傳輸；DMA引擎進行DMA上行數據傳輸、以及PIO讀數據的返回，根據傳輸長度、傳輸地址組成符合PCIE協議的報文格式；仲裁模塊：DMA組包后的數據，通過仲裁模塊進行選擇，哪一個通到的數據進行上傳； 寄存器模塊：一系列控制寄存器和狀態寄存器，用于對DMA組包、解包的控制，包括系統復位控制，DMA使能，通道使能、DMA初始化控制，各個通道的內存起始地址；內存空間大小，內存的讀寫指針以及統計信息，狀態信息；DMA組包模塊： 把一個需要上送的報文，組成特定長度、特定結構的報文上送，該結構包含有效字節數，補充的無效字節，隨包信息；隨包信息中包含包頭標志，包尾標志，有效字節數，報文序列號；根據報文序列號，計算上行DMA的傳輸地址；DMA解包模塊：按照隨包信息和有效字節的格式進行解包，解析報文中的隨包信息，獲取通道號，有效長度，地址，包頭標志，有效字節數信息，然后解析有效字節。

2.如權利要求1所述的證券領域 Fpga與計算機之間的DMA傳輸系統，其特征在于：在DMA組包模塊中，如果有效字節數低于特定長度，則進行補零操作補充到特定長度，如果有效字節數大于特定長度，則進行分割操作，分割成多個特定報文長度的報文，特定長度設定成128 字節的倍數，地址從4K邊界開始。

3.如權利要求1或2所述的證券領域 Fpga與計算機之間的低延遲傳輸系統的傳輸方法，包括上行傳輸和下行傳輸，其特征在于：在所述上行傳輸中，DMA組包的時候，把上行數據進行切割或者填充，使之成為固定的載荷，同時添加隨包信息，所述隨包信息中包括序列號，有效字節數，包頭、包尾信息，用于軟件交互；軟件根據隨包信息，提取出有效字節、包頭、包尾。

4.如權利要求3所述的方法，其特征在于：DMA上行傳輸有兩種模式，一種是忽略計算機的反壓，有報文直接往上送；一種是響應計算機的反壓，計算機維護一個讀指針，Fpga維護一個寫指針，所述讀指針和搜書寫指針都存在Fpga的內部寄存器中，計算機通過寫操作，告訴Fpga計算機的讀指針，與Fpga 本身維護的寫指針進行比較，判斷是否含有有效的存儲空間。

5.如權利要求3所述的方法，其特征在于：所述下行傳輸中，計算機將隨包信息主動寫到Fpga中，隨包信息中包括效字節數，包頭指示，包尾指示，報文序列號，時間戳，通道號，地址信息，Fpga根據信息得知此報文的作用。

6.如權利要求5所述的方法，其特征在于：所述下行傳輸中，采用PIO寫的方式。

7.如權利要求3-6任一權利要求所述的方法，其特征在于：計算機從內存地址addr開始，開辟N個地址連續的128字節的緩存空間，第一個緩存空間的地址為addr，第二個緩存空間地址為addr + 128；第N個緩存空間的地址為addr + 128*N；Fpga 進行DMA上行傳輸的時候，挨個存在緩存空間中，輪詢使用；隨包信息中含有第幾輪的信息字段，該字段從0開始，每輪詢一次數值加1；而軟件自己計算一個第幾輪的寄存器；默認值為 -1，每輪詢一次也增加1；計算機開辟N個緩存空間后，會對每個緩存空間的該字段進行初始化，其值為-1，最開始軟件的寄存器和內存中該字段的值都是-1；當Fpga上送第一個報文，第0輪的addr +128*0 所對應的地段就變成了0，軟件比較后，發現寄存器的值 -1不等于 0，說明數據有更新，然后提取隨包信息中有效字節長度信息，把相應的數據取走。