[發明專利]半導體器件及其制備方法

在審

• 申請號: 202010973871.7
• 申請日: 2020-09-16
• 公開（公告）號: CN114267640A
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 陸勇;吳公一;沈宏坤;龐秋虎
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

該發明公開了一種半導體器件及其制備方法，所述半導體器件的制備方法包括：提供半導體襯底，所述半導體襯底內形成有有源區和位于所述有源區之間的溝槽隔離結構；于所述有源區內形成第一凹槽；于所述第一凹槽內填充形成與所述有源區互為反型摻雜的反型多晶硅層；形成第二凹槽，所述第二凹槽貫穿所述多晶硅層和部分所述半導體襯底，保留位于所述第二凹槽側面的部分所述反型多晶硅層；于所述第二凹槽內形成埋入式字線結構。根據本發明實施例的半導體器件制備方法，能夠降低半導體器件的GIDL電流，提高半導體器件的性能和可靠性。

技術領域

本發明涉及半導體技術領域，具體涉及一種半導體器件及其制備方法。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，DRAM)是計算機等電子設備中常用的半導體裝置，包括用于存儲數據的存儲單元陣列，以及位于所述存儲單元陣列外圍的外圍電路組成.每個存儲單元通常包括晶體管(字線)、位線和電容器。所述晶體管(字線)上的字線電壓能夠控制晶體管的開啟和關閉，從而通過位線能夠讀取存儲在電容器中的數據信息，或者將數據信息寫入到電容器中。

隨著制程工藝的不斷發展，晶體管的尺寸也越小，MOS器件的溝道電場強度是不斷增強。隨著DRAM的工藝節點來到20nm及以下，MOS器件的襯底漏電流和柵致漏極泄露(Gate-induced drain leakage，簡稱GIDL)電流問題也越來越嚴重，會導致字線晶體管開關特性漂移，器件性能及可靠性嚴重下降。

發明內容

本發明的目的在于提供一種半導體器件的制備方法，其所制備的半導體器件能夠減小漏電流，提高性能。

為解決上述技術問題，本發明中提供了一種半導體器件的制備方法，包括：提供半導體襯底，所述半導體襯底內形成有有源區和位于所述有源區之間的溝槽隔離結構；于所述有源區內形成第一凹槽；于所述第一凹槽內填充形成與所述有源區互為反型摻雜的反型多晶硅層；形成第二凹槽，所述第二凹槽貫穿所述多晶硅層和部分所述半導體襯底，保留位于所述第二凹槽側面的部分所述反型多晶硅層；于所述第二凹槽內形成埋入式字線結構。

根據本發明的一些實施例，在于所述有源區形成所述第一凹槽的步驟之前，包括以下步驟：于所述半導體襯底表面形成圖形化的掩膜層。

根據本發明的一些實施例，所述第一凹槽的深度為20nm-150nm，所述第一凹槽的寬度為30nm-100nm。

根據本發明的一些實施例，所述第二凹槽的深度為50nm-300nm，所述第二凹槽的寬度為20nm-50nm。

根據本發明的一些實施例，所述形成埋入式字線結構包括：于所述第二凹槽的表面形成柵極氧化層；于所述柵極氧化層表面形成柵極阻擋層，所述柵極阻擋層覆蓋所述柵極氧化層底面和部分側面；于所述柵極阻擋層表面形成柵極導電層，所述柵極導電層填充部分所述第二凹槽；于所述柵極阻擋層和柵極導電層上形成絕緣填充層，所述絕緣填充層填充剩余所述第二凹槽。

可選地，所述形成柵極阻擋層和所述形成柵極導電層的步驟包括：于所述柵極氧化層表面形成初級阻擋層；于所述初級阻擋層表面形成初級導電層并填充所述第二凹槽；去除部分所述初級導電層和初級阻擋層，保留位于所述第二凹槽底部區域的部分初級導電層和初級阻擋層以形成所述柵極阻擋層和所述柵極導電層。

可選地，在去除部分所述初級導電層和初級阻擋層的步驟中，去除的部分所述初級導電層和所述初級阻擋層的高度為20nm-150nm。

可選地，所述柵極導電層和所述柵極阻擋層的上表面平齊，且所述柵極阻擋層的上表面不低于位于所述第二凹槽側面的部分所述反型多晶硅層的下表面。

本發明還提出一種半導體器件。