[發明專利]多余度技術的高可靠系統封裝集成芯片

在審

• 申請號: 202010973696.1
• 申請日: 2020-09-16
• 公開（公告）號: CN112115659A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 張楠;朱天成;徐藝軒
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: G06F30/347
• 分類號: G06F30/347;H01L23/28
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 王雪芬

本發明涉及一種多余度技術的高可靠系統封裝集成芯片，屬于計算機技術和航電系統技術領域。本發明在單一封裝中實現多余度計算及控制功能。提高了微系統芯片在復雜環境中的應用可靠性，避免單個處理器經常出現的處理器失效或計算錯誤。采用FPGA等具有可編程能力的器件實現結果表決算法，提高了后期算法更新的靈活度，同時具備在線升級能力和一定的實時數據比較能力。具備芯片級的自動故障探測和隔離功能。在不影響正常工作情況下，實現對內部失效處理器芯片的快速隔離。

技術領域

本發明屬于計算機技術和航電系統技術領域，具體涉及一種多余度技術的高可靠系統封裝集成芯片。

背景技術

隨著計算機技術和航電系統的快速發展，飛機的飛行控制系統大都采用數字式飛行控制系統。為了保證飛行安全，余度技術可以有效地提高飛控計算機系統的可靠性和容錯能力，系統的可靠性要求很高，采用余度技術可以從根本上提高系統的容錯性與殘存能力。余度技術的核心部件飛控計算機(FLCC)大都采用多余度數字飛行控制計算機，飛控系統各通道計算機之間采取交叉對比表決的方式，工作方式采用熱備份，具有確保故障安全的能力，在一定條件下可實現故障工作或故障降級工作，從而保證了系統的安全性與可靠性。另一方面，多余度數字飛控計算機可實現在線檢測飛控系統功能、發現故障及隔離故障部件的功能。

系統封裝主要是通過3D封裝技術將具有完整系統功能的多種芯片原片放入在一個芯片封裝之內，實現系統功能的集成和體積、重量的降低，是芯片設計技術、3D封裝技術、基板、管殼設計加工制造技術等多種先進設計及加工技術高度交叉融合的產物。在系統封裝中可以利用芯片、裸芯片、無源器件等進行混合封裝，可以實現更多的系統功能、具有更加靈活、成本低等特點。多余度技術是提高系統任務可靠性與安全可靠性的一種重要手段。采用余度技術，可以用可靠性一般的組件組成高可靠性或超高可靠性的系統，因此，在航空航天飛行控制、空中交通管制、銀行與通信系統計算機管理及核電站控制等方面具有廣泛的應用。

為了滿足近年來各種飛行器等的應用環境，同時兼顧系統的基本可靠性，計算機的余度數目不可能無限制的增長，需要權衡考慮可靠性、重量、體積、費用及余度管理的實現等方面的因素，因此，將多余度技術與系統封裝集成技術相結合，既解決了整機體積、重量的限制，又在實現多余度設計的條件下極大程度的提升了控制模塊的可靠性。隨著半導體器件生產線越來越成熟，SiP成本也越來越低。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是：如何提供一種適合系統封裝集成芯片應用的高可靠多余度芯片架構設計方法，實現在微系統芯片級別的計算機多余度計算及控制。

(二)技術方案

為了解決上述技術問題，本發明提供了一種多余度技術的高可靠系統封裝集成芯片，包括：處理器或控制單元、結果表決算法電路、失效處理器隔離執行電路；

所述處理器或控制單元為奇數個獨立運行的處理器或控制單元裸芯片；

所述結果表決算法電路采用FPGA芯片或CPLD芯片實現，用于接收多個處理器或控制單元裸芯片的輸出結果，利用表決算法決定最終的程序執行結果，所述結果表決算法電路還用于探測多個處理器或控制單元裸芯片是否存在失效問題；

所述失效處理器隔離執行電路用于隔離失效的處理器或控制單元裸芯片，當結果表決算法電路發現有處理器或控制單元裸芯片出現故障，將輸出控制信號給失效處理器隔離執行電路，該失效處理器隔離執行電路切斷故障處理器的工作電源信號實現對失效的處理器或控制單元裸芯片的隔離。

優選地，所述處理器或控制單元裸芯片共享相同的數據來源、時鐘信號，并運行相同的程序，各自獨立輸出程序執行結果，各個處理器或控制單元裸芯片的工作相互獨立，對外等效為一個處理器或控制單元。