[發明專利]一種內部電源產生電路

有效

• 申請號: 202010969609.5
• 申請日: 2020-09-15
• 公開（公告）號: CN112099559B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 管佳偉;史文婷;李海松;易揚波;張立新
• 申請（專利權）人: 無錫芯朋微電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

本發明提供了一種內部電源產生電路，包括：第一內部電源產生電路，適于根據外部電源信號生成第一電源信號，所述第一內部電源產生電路包括NMOS管，所述第一電源信號電壓低于外部電源電壓至少一個NMOS的閾值電壓；升壓單元，適于將第一電源信號進行升壓處理，輸出升壓信號，所述升壓信號電壓高于所述第一電源信號電壓至少一個NMOS管的閾值電壓；自啟動反饋電路，適于根據升壓信號以及外部電源信號生成輸出電壓信號，在輸出電壓信號達到目標電壓之前，所述輸出電壓信號跟隨外部電源信號的大小，并在輸出電壓信號達到目標電壓之后，所述輸出電壓信號保持目標電壓的大小。本發明實施例提供的內部電源產生電路，其輸出電壓能夠跟隨外部電源。

技術領域

本發明涉及電子電路技術領域，具體涉及一種內部電源產生電路。

背景技術

目前，芯片內部電路的低壓供電電源一般是通過內部電源產生電路對外部電源進行變壓和穩壓到目標電壓實現。

然而現有的內部電源產生電路在外部電源電壓較低時，輸出電壓比較低，無法使內部電路正常工作。

因此，需要一種新的內部電源產生電路。

發明內容

本發明要解決的問題為：采用NMOS晶體管產生芯片內部電源時，輸出電壓相對于外部電源存在NMOS晶體管閾值損耗的問題。

為解決上述問題，本發明實施例提供了一種內部電源產生電路，包括：

第一內部電源產生電路，適于根據外部電源信號生成第一電源信號，所述第一內部電源產生電路包括NMOS管，所述第一電源信號電壓低于外部電源電壓至少一個NMOS的閾值電壓；

升壓單元，適于將第一電源信號進行升壓處理，輸出升壓信號，所述升壓信號電壓高于所述第一電源信號電壓至少一個NMOS管的閾值電壓；

自啟動反饋電路，適于根據升壓信號以及外部電源信號生成輸出電壓信號，在輸出電壓信號達到目標電壓之前，所述輸出電壓信號跟隨外部電源信號的大小，并在輸出電壓信號達到目標電壓之后，所述輸出電壓信號保持目標電壓的大小。

可選地，所述自啟動反饋電路包括：

自啟動鏡像電路，適于根據第一升壓信號生成第一開啟電壓，所述第一開啟電壓在所述輸出電壓信號達到目標電壓信號之前跟隨第一升壓信號的大小；

反饋輸出模塊，適于產生輸出電壓信號，在輸出電壓信號達到目標電壓信號之前，所述輸出電壓信號跟隨外部電源信號的電壓大小，在輸出電壓信號達到目標電壓信號之后，所述輸出電壓信號保持目標電壓信號的大小。

可選地，所述自啟動反饋電路還包括：鉗位二極管，適于在所述第一開啟電壓達到鉗位二極管的鉗位電壓之后，對第一開啟電壓進行鉗位。

可選地，所述目標電壓的最大值等于所述鉗位二極管的鉗位電壓減去NMOS晶體管的閾值電壓。

可選地，所述自啟動鏡像電路包括：自啟支路，適于根據升壓信號產生偏置電流；偏置支路，適于根據所述升壓信號和偏置電流，生成第一開啟電壓。

可選地，所述自啟支路包括：第二PMOS晶體管、第一JFET晶體管以及第二電阻；所述第二PMOS晶體管的源極與所述升壓單元的輸出端耦接；所述第二PMOS晶體管的柵極和漏極均與第一JFET晶體管的漏極耦接；所述第一JFET晶體管的柵極接地，源極與第二電阻的第一端耦接，第二電阻的第二端接地。

可選地，所述偏置支路包括：第一PMOS晶體管和第二NMOS晶體管；所述第一PMOS晶體管的源極與所述升壓單元的輸出端耦接，其柵極和第二PMOS晶體管的柵極耦接，其漏極和第二NMOS晶體管的漏極耦接；所述第二NMOS晶體管的柵極和漏極短接并輸出第一開啟電壓。

可選地，所述自啟動鏡像電路包括n型結型場效應管，所述n型結型場效應管的基極接地。