[發明專利]電子設備及其使用方法和形成方法

在審

• 申請號: 202010965180.2
• 申請日: 2020-09-15
• 公開（公告）號: CN112736139A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 皮特·莫昂;阿布舍克·班納吉;S·姆候比;阿諾·斯托克曼
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06;H01L29/32;H01L29/36;H01L21/335
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 尚玲;陳萬青

1.一種電子設備，所述電子設備包括高電子遷移率晶體管，其特征在于，所述電子設備包括：

溝道層；

第一勢壘層，所述第一勢壘層包括第一部分、第二部分和第三部分；和

所述高電子遷移率晶體管的柵極電極，

其中：

所述第一勢壘層設置在所述溝道層與所述柵極電極之間，

所述第一勢壘層的所述第二部分通過所述第一勢壘層的所述第一部分與所述溝道層間隔開，

所述第一勢壘層的所述第二部分通過所述第一勢壘層的所述第三部分與所述柵極電極間隔開，

所述第一勢壘層的所述第二部分具有與所述勢壘層的所述第一部分和所述第一勢壘層的所述第三部分中的每一者的半導體基極材料不同的半導體基極材料，并且

與所述第一勢壘層的所述第一部分和所述第三部分中的每一者相比，所述第一勢壘層的所述第二部分被配置為捕集更多電荷、更容易重組電子和空穴、或被配置為捕集更多電荷并且更容易重組電子和空穴。

2.根據權利要求1所述的電子設備，其中：

所述第一勢壘層的所述第二部分包含In_fAl_gGa_(1-f-g)N，其中0f≤1.0，0≤g1.0，并且(f+g)≤1.0，并且

所述第一勢壘層的所述第一部分、所述第一勢壘層的所述第三部分或所述第一部分和所述第三部分兩者包含Al_zGa_(1-z)N，其中0.1≤z≤0.5。

3.根據權利要求1所述的電子設備，其中，與所述第一勢壘層的所述第一部分和所述第三部分中的每一者相比，所述第二部分具有更高的晶體缺陷密度。

4.根據權利要求1所述的電子設備，其中，所述高遷移率電子晶體管還包括：

源極電極，所述源極電極(1)覆蓋所述第一勢壘層的所述第一部分的第一厚度的至少一部分或第二勢壘層，或者(2)延伸穿過所述第一勢壘層的所述第一部分或第二勢壘層并接觸所述溝道層；

漏極電極，所述漏極電極(1)覆蓋所述第一勢壘層的所述第一部分的第一厚度的至少一部分或第二勢壘層，或者(2)延伸穿過所述第一勢壘層的所述第一部分或第二勢壘層并接觸所述溝道層；和

柵極互連件，

其中：

所述溝道層包含GaN，

所述第一勢壘層的所述第一部分和所述第三部分中的每一者包含Al_zGa_(1-z)N，其中0.1≤z≤0.5，

所述第一勢壘層的所述第二部分包含In_fAl_gGa_(1-f-g)N，其中0f≤1.0，0≤g1.0，并且(f+g)≤1.0，

所述第一勢壘層的所述第二部分與所述溝道層和所述柵極電極中的每一者間隔開至少2nm，

所述柵極電極包含p型GaN，并且

所述柵極互連件與所述柵極電極形成肖特基接觸。

5.根據權利要求1至4中任一項所述的電子設備，其中，與所述第一勢壘層的所述第一部分和所述第三部分中的每一者相比，所述第一勢壘層的所述第二部分被配置為捕集更多電荷并且更容易重組電子和空穴。

6.一種使用電子設備的方法，其特征在于，所述方法包括：

將高電子遷移率晶體管的漏極電極或源極電極耦接到第一電源，其中所述高電子遷移率晶體管還包括：

柵極電極；

溝道層，所述溝道層位于所述源極電極、所述漏極電極和所述柵極電極下方；和

勢壘層，所述勢壘層設置在所述溝道層和所述柵極電極之間并且包括第一部分、第二部分和第三部分，其中所述第二部分設置在所述第一部分和所述第三部分之間，并且與所述第一部分和所述第三部分相比，所述第二部分具有更高的In含量、更高的摻雜物濃度或更高的晶體缺陷密度；

將所述漏極電極或所述源極電極中的另一者耦接到輸出節點或第二電源；以及

增大V_GS以接通所述晶體管，其中所述晶體管在三十倍I_DS之上具有至多50mV/十倍I_DS的亞閾值斜率。